高速3-DES算法IP核的设计与实现
| 表目录 | 第1-7页 |
| 图目录 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 引言 | 第10-17页 |
| ·课题的背景及意义 | 第10-11页 |
| ·3-DES密码芯片的设计现状 | 第11页 |
| ·基于IP复用的SoC设计 | 第11-15页 |
| ·片上系统的设计方法 | 第11-12页 |
| ·IP核及其特点 | 第12-13页 |
| ·IP核可重用设计概述 | 第13-15页 |
| ·课题的主要任务和内容 | 第15-16页 |
| ·课题研究的主要任务和内容 | 第15页 |
| ·论文安排 | 第15-16页 |
| ·小结 | 第16-17页 |
| 第二章 3-DES算法概述 | 第17-26页 |
| ·换位和替代密码 | 第17-18页 |
| ·DES密码算法 | 第18-20页 |
| ·DES算法实现过程分析 | 第20-23页 |
| ·密钥模块的实现过程 | 第20-22页 |
| ·对64位数据分组的处理 | 第22-23页 |
| ·DES算法的工作模式 | 第23-24页 |
| ·DES算法的变型与3-DES算法 | 第24-25页 |
| ·小结 | 第25-26页 |
| 第三章 高速3-DES算法 IP核的设计与实现 | 第26-43页 |
| ·构建3-DES算法 IP核的体系结构 | 第26-28页 |
| ·运算模块的流水线设计 | 第28-34页 |
| ·流水线技术 | 第28-31页 |
| ·运算模块的构成 | 第31-32页 |
| ·流水线技术的应用 | 第32-33页 |
| ·DES模块数据操作过程 | 第33-34页 |
| ·S盒的实现方案 | 第34-36页 |
| ·S盒实现方法的比较与选择 | 第34-36页 |
| ·S盒的硬件设计 | 第36页 |
| ·密钥模块的设计 | 第36-39页 |
| ·存在问题与解决方法 | 第36-37页 |
| ·密钥选通模块的设计 | 第37页 |
| ·子密钥生成模块的设计 | 第37-39页 |
| ·子密钥选通模块的设计 | 第39页 |
| ·3-DES的实现 | 第39-41页 |
| ·设计中时序收敛的考虑 | 第41-42页 |
| ·时序收敛问题分析 | 第41页 |
| ·本设计中的一些解决措施 | 第41-42页 |
| ·小结 | 第42-43页 |
| 第四章 设计电路的仿真与综合 | 第43-51页 |
| ·仿真概述 | 第43-45页 |
| ·高层次综合 | 第45-46页 |
| ·IP核验证 | 第46-47页 |
| ·系统的仿真步骤和仿真结果 | 第47-50页 |
| ·课题仿真的步骤 | 第47页 |
| ·电路的综合优化 | 第47-48页 |
| ·测试平台的建立与仿真结果 | 第48-50页 |
| ·小结 | 第50-51页 |
| 结束语 | 第51-52页 |
| 参考文献 | 第52-54页 |
| 附录A | 第54-58页 |
| 作者简历 攻读硕士学位期间完成的主要工作 | 第58-59页 |
| 致谢 | 第59页 |
