| 第一章 绪论 | 第1-9页 |
| ·用 FPGA 实现 KASUMI 算法的意义 | 第6页 |
| ·FPGA 技术发展 | 第6-8页 |
| ·本论文的基本内容 | 第8-9页 |
| 第二章 硬件描述语言及设计环境简介 | 第9-15页 |
| ·Verilog 语言简介 | 第9-13页 |
| ·硬件描述语言 HDL 概述 | 第9-10页 |
| ·Verilog HDL 的产生和发展 | 第10页 |
| ·Verilog HDL 设计流程及设计方法简介 | 第10-13页 |
| ·Quartus II 4.1 简介 | 第13-14页 |
| ·ModelSim SE 5.8c 简介 | 第14-15页 |
| 第三章 KASUMI 算法 | 第15-28页 |
| ·函数 FL | 第15-17页 |
| ·函数 FO | 第17-18页 |
| ·函数 FI | 第18-19页 |
| ·S-boxes | 第19-26页 |
| ·密钥的产生 | 第26-28页 |
| 第四章 基于 FPGA 的 KASUMI 算法的实现 | 第28-45页 |
| ·基于 FPGA 的 KASUMI 算法的具体实现 | 第28-36页 |
| ·与不采用流水线技术的实现方法的比较 | 第36-39页 |
| ·面积最优与速度最优综合结果的比较 | 第39-42页 |
| ·性能评估 | 第42-43页 |
| ·结论 | 第43-45页 |
| 参考文献 | 第45-48页 |
| 摘要 | 第48-50页 |
| Abstract | 第50-52页 |
| 致谢 | 第52页 |