第一章 绪论 | 第1-13页 |
1.1 特快信号解码板的研究背景 | 第8-9页 |
1.2 特快信号解码板的国内外研究现状 | 第9-11页 |
1.3 特快信号解码板的研究目的和任务 | 第11-13页 |
第二章 MAX9000器件简介及其开发工具 | 第13-20页 |
2.1 MAX9000器件简介 | 第13-16页 |
2.1.1 概述 | 第13-15页 |
2.1.2 3.3V或5.5V电源下的I/O工作电平 | 第15页 |
2.1.3 在系统内可编程性(ISP) | 第15-16页 |
2.2 MAX+PLUSⅡ开发系统 | 第16-19页 |
2.2.1 引言 | 第16-17页 |
2.2.2 设计输入 | 第17页 |
2.2.3 设计处理 | 第17-18页 |
2.2.4 设计校验 | 第18-19页 |
2.2.5 器件编程 | 第19页 |
2.3 结束语 | 第19-20页 |
第三章 VHDL系统设计方法 | 第20-37页 |
3.1 引言 | 第20-21页 |
3.2 VHDL语言简介 | 第21-26页 |
3.2.1 VHDL的发展背景 | 第21-22页 |
3.2.2 VHDL语言基本框架 | 第22-24页 |
3.2.3 VHDL设计方法的优点 | 第24-26页 |
3.3 VHDL设计方法 | 第26-36页 |
3.3.1 系统方案设计 | 第27-29页 |
3.3.2 VHDL语言描述 | 第29-33页 |
3.3.2.1 同步设计思想 | 第30-32页 |
3.3.2.2 RTL描述方式 | 第32-33页 |
3.3.2.3 注释 | 第33页 |
3.3.3 时序仿真分析 | 第33-34页 |
3.3.4 物理实现 | 第34页 |
3.3.5 简单示例分析 | 第34-36页 |
3.4 结束语 | 第36-37页 |
第四章 特快信号解码板整体设计 | 第37-63页 |
4.1 特快信号解码板整体设计性能要求 | 第37-38页 |
4.2 特快信号解码板整体设计思想 | 第38-41页 |
4.3 特快信号解码板整体设计指标规划 | 第41-62页 |
4.3.1 信号测试源 | 第41-42页 |
4.3.2 译码器 | 第42-45页 |
4.3.3 时序发生器 | 第45-48页 |
4.3.4 地址发生器 | 第48-49页 |
4.3.5 数据写入器 | 第49-52页 |
4.3.6 单片机系统 | 第52-62页 |
4.3.6.1 单片机硬件系统设计 | 第52-58页 |
4.3.6.1.1 微型打印机 | 第53-55页 |
4.3.6.1.2 PC机通信 | 第55-56页 |
4.3.6.1.3 引脚图 | 第56-55页 |
4.3.6.1.4 引脚说明 | 第55-56页 |
4.3.6.1.5 操作说明 | 第56-58页 |
4.3.6.2 单片机软件系统设计 | 第58-60页 |
4.3.6.3 单片机处理结果 | 第60-62页 |
4.4 结束语 | 第62-63页 |
第五章 解码器的抗干扰性能分析 | 第63-94页 |
5.1 引言 | 第63-67页 |
5.1.1 PPCM码简介 | 第63-65页 |
5.1.2 恢复PPCM码高精度时间信息的方法 | 第65-66页 |
5.1.3 特快信号译码器 | 第66-67页 |
5.2 特快信号译码器抗干扰性能分析 | 第67-87页 |
5.2.1 漏、译脉冲概率的计算 | 第67-73页 |
5.2.1.1 脉冲位置的时间误差 | 第68页 |
5.2.1.2 检波器输出的每秒平均误脉冲数 | 第68-71页 |
5.2.1.3 脉冲漏失的概率 | 第71-73页 |
5.2.2 特快信号帧结构 | 第73-78页 |
5.2.2.1 帧同步码组的自相关函数 | 第74页 |
5.2.2.2 PPCM帧同步码的译码准则 | 第74-76页 |
5.2.2.3 PPCM帧同步码的识别方式 | 第76-78页 |
5.2.3 帧同步码在识别过程中的漏识别和误识别概率 | 第78-87页 |
5.2.3.1 PPCM帧同步码的漏识别概率 | 第78-79页 |
5.2.3.2 PPCM帧同步码的误识别概率 | 第79-87页 |
5.2.3.2.1 PPCM帧同步码在信号区的误识别概率 | 第79-82页 |
5.2.3.2.2 PPCM帧同步码在重叠区的误识别概率 | 第82-85页 |
5.2.3.2.3 PPCM帧同步码形成误识别的概率 | 第85-87页 |
5.3 结论 | 第87-94页 |
结束语 | 第94-95页 |
致谢 | 第95-96页 |
参考文献 | 第96页 |
附录(略) | 第96页 |