1Mb高速低功耗SRAM的设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 半导体存储器引论 | 第7-13页 |
| ·半导体存储器的分类及发展 | 第7-11页 |
| ·半导体存储器的分类 | 第7-8页 |
| ·嵌入式易失性存储器 | 第8-9页 |
| ·嵌入式非易失性存储器 | 第9-11页 |
| ·嵌入式存储器的未来 | 第11页 |
| ·SRAM的基本结构和工作原理 | 第11-12页 |
| ·本论文的主要工作 | 第12-13页 |
| 第二章 存储矩阵结构的划分 | 第13-23页 |
| ·分割位线DBL结构概念的提出 | 第14页 |
| ·位线分割方法推导 | 第14-20页 |
| ·分割位线DBL方法的理论基础以及修正 | 第15-18页 |
| ·分级分割位线HDBL的方法 | 第18-20页 |
| ·存储矩阵结构的设计 | 第20-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 存储矩阵以及存储单元的设计 | 第23-41页 |
| ·静态随机存取存储器(SRAM) | 第23-25页 |
| ·SRAM的基本结构和工作原理 | 第24-25页 |
| ·CMOS SRAM的读写操作的尺寸约束 | 第25-31页 |
| ·CMOS SRAM的读操作和尺寸约束 | 第26-28页 |
| ·CMOS SRAM的写操作和尺寸约束 | 第28-30页 |
| ·读写仿真以及管子尺寸的确定 | 第30-31页 |
| ·CMOS SRAM的噪声容限SNM分析 | 第31-36页 |
| ·深亚微米SRAM的SNM的推导 | 第32-35页 |
| ·SNM的计算机模拟方法以及仿真结果 | 第35-36页 |
| ·SRAM的读写仿真 | 第36-38页 |
| ·本章小结 | 第38-41页 |
| 第四章 SRAM结构的划分以及译码电路的设计 | 第41-49页 |
| ·存储器结构的划分 | 第41-43页 |
| ·地址译码器 | 第43-48页 |
| ·预译码 | 第43-44页 |
| ·驱动强度 | 第44-45页 |
| ·行译码器 | 第45-48页 |
| ·列译码器 | 第48页 |
| ·本章小结 | 第48-49页 |
| 第五章 灵敏放大器的设计 | 第49-59页 |
| ·灵敏放大器的电路结构和工作原理 | 第49-50页 |
| ·电压灵敏放大器 | 第50-52页 |
| ·基本差分灵敏放大器 | 第51页 |
| ·全补充正反馈差分灵敏放大器 | 第51-52页 |
| ·电流灵敏放大器 | 第52-53页 |
| ·新型电流灵敏放大器的设计 | 第53-58页 |
| ·本章小结 | 第58-59页 |
| 第六章 总结与展望 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-65页 |
