| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-14页 |
| ·应用背景及研究意义 | 第9-10页 |
| ·国内外发展现状 | 第10-11页 |
| ·研究的主要内容 | 第11-12页 |
| ·论文结构安排 | 第12-14页 |
| 第2章 DDR SDRAM 技术介绍 | 第14-28页 |
| ·基本概念 | 第14-18页 |
| ·DRAM 存储原理 | 第14页 |
| ·逻辑Bank 与芯片位宽 | 第14-15页 |
| ·内存芯片容量 | 第15-16页 |
| ·内存刷新 | 第16-17页 |
| ·功能框图 | 第17-18页 |
| ·DDR SDRAM 的命令与时序 | 第18-27页 |
| ·芯片初始化 | 第18-22页 |
| ·命令及其时序 | 第22-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 DDR SDRAM 控制器设计 | 第28-45页 |
| ·DDR SDRAM 控制器整体设计概述 | 第28-32页 |
| ·初始化模块设计 | 第32-33页 |
| ·命令产生部分设计 | 第33-40页 |
| ·自动刷新模块设计 | 第33-34页 |
| ·仲裁模块设计 | 第34页 |
| ·状态预测模块设计 | 第34-38页 |
| ·控制模块设计 | 第38-40页 |
| ·地址译码部分设计 | 第40-41页 |
| ·地址排列方式 | 第40-41页 |
| ·地址译码实现 | 第41页 |
| ·数据通路部分设计 | 第41-44页 |
| ·DQS 信号产生模块设计 | 第42-43页 |
| ·数据通路模块设计 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第4章 DDR SDRAM 控制器验证 | 第45-59页 |
| ·DDR SDRAM 控制器验证平台概述 | 第45-46页 |
| ·DDR SDRAM 控制器验证平台实现 | 第46-49页 |
| ·时钟模块实现 | 第46页 |
| ·初始化模块实现 | 第46-47页 |
| ·主机模块实现 | 第47-48页 |
| ·比较模块实现 | 第48-49页 |
| ·验证点提取及验证结果分析 | 第49-54页 |
| ·验证点提取及其分析 | 第49-52页 |
| ·验证结果分析 | 第52-54页 |
| ·FPGA 验证实现 | 第54-58页 |
| ·Xilinx Spartan-3E Starter Board 简介 | 第54-55页 |
| ·FPGA 综合分析 | 第55-56页 |
| ·FPGA 验证 | 第56-58页 |
| ·本章小结 | 第58-59页 |
| 总结 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 致谢 | 第64页 |