适用于微处理器的容错加固技术研究与实现

摘要	第4-5页
Abstract	第5-6页
1 绪论	第9-18页
1.1 研究背景	第9-14页
1.2 研究现状	第14-17页
1.3 论文内容结构	第17-18页
2 关键容错加固技术研究	第18-38页
2.1 改进型时空二模冗余技术	第18-27页
2.3 检错纠错技术	第27-34页
2.4 ALU的加固技术	第34-37页
2.5 本章小节	第37-38页
3 针对8051型处理器的容错加固实现	第38-56页
3.1 加固前的微处理器结构	第38-41页
3.2 IST-DMR技术加固实现	第41-47页
3.3 扩展型汉明码EDAC技术加固实现	第47-51页
3.4 ALU加固实现	第51-52页
3.5 容错加固的开销	第52-55页
3.6 本章小结	第55-56页
4 加固微处理器的可靠性评估	第56-65页
4.1 可靠性评估平台	第56-59页
4.2 故障注入过程	第59-60页
4.3 可靠性分析结果	第60-63页
4.4 本章小结	第63-65页
5 总结与展望	第65-67页
5.1 全文总结	第65-66页
5.2 对未来工作的展望	第66-67页
致谢	第67-68页
参考文献	第68-72页