10位VCO-SAR A/D转换器设计研究
| 摘要 | 第6-8页 |
| ABSTRACT | 第8-9页 |
| 符号对照表 | 第13-16页 |
| 缩略语对照表 | 第16-20页 |
| 第一章 绪论 | 第20-26页 |
| 1.1 研究目的与意义 | 第20-22页 |
| 1.2 国内外研究现状 | 第22-24页 |
| 1.3 论文结构安排 | 第24-26页 |
| 第二章 ADC基础概述 | 第26-34页 |
| 2.1 ADC基本原理 | 第26页 |
| 2.2 主要性能参数 | 第26-32页 |
| 2.2.1 静态性能参数 | 第27-30页 |
| 2.2.2 动态性能参数 | 第30-32页 |
| 2.3 本章小结 | 第32-34页 |
| 第三章 VCO-SAR混合型ADC | 第34-52页 |
| 3.1 VCO-basedADC结构 | 第34-38页 |
| 3.2 SARADC结构 | 第38-43页 |
| 3.3 VCO-SARADC结构 | 第43-45页 |
| 3.4 非理想效应分析 | 第45-51页 |
| 3.4.1 VCO增益误差 | 第46-47页 |
| 3.4.2 差分VCO增益失配 | 第47-49页 |
| 3.4.3 计数时间误差 | 第49-51页 |
| 3.5 本章小结 | 第51-52页 |
| 第四章 一种10位5MS/sVCO-SARADC | 第52-78页 |
| 4.1 10位VCO-SARADC整体结构 | 第52-53页 |
| 4.2 DAC电容阵列 | 第53-58页 |
| 4.2.1 反向单调时序 | 第53-54页 |
| 4.2.2 线性度分析 | 第54-58页 |
| 4.3 采样开关 | 第58-62页 |
| 4.3.1 传统自举开关 | 第58-61页 |
| 4.3.2 高线性度自举开关 | 第61-62页 |
| 4.4 动态比较器 | 第62-69页 |
| 4.4.1 动态比较器结构 | 第63-65页 |
| 4.4.2 输入失调电压分析 | 第65-69页 |
| 4.4.3 等效输入噪声分析 | 第69页 |
| 4.5 异步SAR逻辑及时钟产生器 | 第69-71页 |
| 4.5.1 SAR控制逻辑电路 | 第70页 |
| 4.5.2 DAC建立时间可调的时钟产生电路 | 第70-71页 |
| 4.6 环形压控振荡器 | 第71-74页 |
| 4.7 数字电路的实现 | 第74-76页 |
| 4.7.1 计数器模块 | 第74-75页 |
| 4.7.2 加法器模块 | 第75-76页 |
| 4.7.3 编码器模块 | 第76页 |
| 4.8 本章小结 | 第76-78页 |
| 第五章 版图设计与芯片测试 | 第78-84页 |
| 5.1 版图设计 | 第78-80页 |
| 5.1.1 电容阵列版图设计 | 第78页 |
| 5.1.2 比较器版图设计 | 第78-79页 |
| 5.1.3 整体版图 | 第79-80页 |
| 5.2 芯片测试 | 第80-83页 |
| 5.3 本章小结 | 第83-84页 |
| 第六章 总结与展望 | 第84-86页 |
| 6.1 工作总结 | 第84-85页 |
| 6.2 未来展望 | 第85-86页 |
| 参考文献 | 第86-90页 |
| 致谢 | 第90-92页 |
| 作者简介 | 第92-93页 |
