| 摘要 | 第7-8页 |
| ABSTRACT | 第8-9页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 研究背景 | 第10页 |
| 1.2 国内外研究现状及意义 | 第10-13页 |
| 1.3 本文的主要内容和结构安排 | 第13-14页 |
| 第2章 FIR数字滤波器研究 | 第14-34页 |
| 2.1 FIR数字滤波器的原理 | 第14-15页 |
| 2.1.1 FIR数字滤波器的线性时不变性 | 第14-15页 |
| 2.1.2 FIR数字滤波器的线性相位及幅度特性 | 第15页 |
| 2.2 FIR数字滤波器的串行结构 | 第15-16页 |
| 2.3 FIR数字滤波器模块化设计 | 第16-34页 |
| 2.3.1 加法器模块 | 第16-20页 |
| 2.3.2 改进乘法器模块 | 第20-26页 |
| 2.3.3 FIR数字滤波器的并行流水线 | 第26-34页 |
| 第3章 基于FPGA平台的FIR数字滤波器实现及改进 | 第34-53页 |
| 3.1 FPGA的结构特点 | 第34-35页 |
| 3.2 FPGA的设计方法及开发流程 | 第35-37页 |
| 3.3 串行结构的实现及改进 | 第37-43页 |
| 3.3.1 串行结构实现 | 第37-39页 |
| 3.3.2 串行结构的硬件资源占用改进 | 第39-43页 |
| 3.4 并行及并行流水线结构的实现及改进 | 第43-50页 |
| 3.4.1 并行结构实现 | 第43-44页 |
| 3.4.2 并行结构硬件资源占用和速度的改进 | 第44-46页 |
| 3.4.3 并行流水线结构的实现 | 第46-47页 |
| 3.4.4 并行流水线硬件资源占用和速度的改进 | 第47-50页 |
| 3.5 基于FPGA的并行流水线DA算法加法树结构的实现及改进 | 第50-53页 |
| 3.5.1 并行流水线DA算法加法树结构的实现 | 第50-51页 |
| 3.5.2 并行流水线DA算法加法树结构的改进 | 第51-53页 |
| 第4章 实验结果与分析 | 第53-65页 |
| 4.1 FDATOOL工具箱设计FIR数字滤波器的系数 | 第53-54页 |
| 4.2 FIR数字滤波器的实验参数设计 | 第54页 |
| 4.3 不同结构、算法滤波器电路性能实验结果及分析 | 第54-64页 |
| 4.4 本章小结 | 第64-65页 |
| 第5章 总结与展望 | 第65-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70-71页 |
| 附录A 攻读硕士学位期间所发表的学术论文 | 第71-72页 |
| 附录B 论文中涉及到的图片 | 第72-73页 |
