| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第12-19页 |
| 1.1 研究背景及意义 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-16页 |
| 1.2.1 基于硬件控制Cache的优化研究 | 第13-14页 |
| 1.2.2 基于软件控制Cache的优化研究 | 第14-16页 |
| 1.3 本文的研究内容 | 第16-17页 |
| 1.4 论文组织结构 | 第17-19页 |
| 第2章 相关理论 | 第19-29页 |
| 2.1 多核环境下存储墙问题 | 第19-20页 |
| 2.2 多核的硬件结构 | 第20-25页 |
| 2.2.1 多核处理器分类 | 第20-24页 |
| 2.2.2 本文处理器体系结构 | 第24-25页 |
| 2.3 任务抽象模型 | 第25-26页 |
| 2.4 体系结构软件模拟 | 第26-28页 |
| 2.5 本章小节 | 第28-29页 |
| 第3章 CMP结构Cache感知的线程划分 | 第29-39页 |
| 3.1 问题描述 | 第29页 |
| 3.2 线程划分模型 | 第29-32页 |
| 3.2.1 线程划分问题的基本定义 | 第29-31页 |
| 3.2.2 子集和问题 | 第31-32页 |
| 3.2.3 线程划分模型 | 第32页 |
| 3.3 求解最优划分 | 第32-34页 |
| 3.3.1 线程划分实例 | 第32-33页 |
| 3.3.2 线程划分的优化算法TOP | 第33-34页 |
| 3.4 实验分析 | 第34-38页 |
| 3.4.1 SimpleScalar简介 | 第34-35页 |
| 3.4.2 实验配置 | 第35-36页 |
| 3.4.3 线程划分算法比较 | 第36-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第4章 并行执行线程的数据分配 | 第39-54页 |
| 4.1 数据分配问题概述 | 第39页 |
| 4.2 数据分配的执行模型 | 第39-42页 |
| 4.2.1 程序分段 | 第39-41页 |
| 4.2.2 多核系统内数据分配执行模型 | 第41页 |
| 4.2.3 数据分配的基本定义 | 第41-42页 |
| 4.3 简单实例介绍 | 第42-43页 |
| 4.4 数据分配算法比较 | 第43-48页 |
| 4.4.1 多核贪婪数据分配算法(M_GDA) | 第43-45页 |
| 4.4.2 多核动态规划数据分配算法(M_DPA) | 第45-48页 |
| 4.5 实验分析 | 第48-53页 |
| 4.5.1 实验配置 | 第48-49页 |
| 4.5.2 HP CACTI简介 | 第49-50页 |
| 4.5.3 数据分配优化模拟器 | 第50页 |
| 4.5.4 不同算法访存时间开销对比分析 | 第50-51页 |
| 4.5.5 不同算法访存能耗对比分析 | 第51-53页 |
| 4.6 本章小结 | 第53-54页 |
| 结论 | 第54-56页 |
| 参考文献 | 第56-61页 |
| 致谢 | 第61-62页 |
| 附录A (攻读硕士学位期间参与项目目录) | 第62页 |