| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 引言 | 第9-10页 |
| 1 绪论 | 第10-15页 |
| 1.1 课题研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 论文主要工作及结构 | 第13-15页 |
| 2 FPGA技术与系统设计思路 | 第15-23页 |
| 2.1 FPGA技术简介 | 第15-17页 |
| 2.2 硬件描述语言 | 第17-18页 |
| 2.3 基于Quartus II平台的FGPA开发 | 第18-19页 |
| 2.4 智能电子围栏系统设计思路 | 第19-22页 |
| 2.5 本章小结 | 第22-23页 |
| 3 智能电子围栏系统信号产生与故障测距 | 第23-42页 |
| 3.1 直接数字式频率合成模块设计 | 第23-28页 |
| 3.2 DDS外围系统电路设计 | 第28-33页 |
| 3.3 频率可调发射脉冲设计 | 第33-36页 |
| 3.4 FPGA计时法故障检测 | 第36-41页 |
| 3.4.1 FPGA计数器的设计 | 第36-38页 |
| 3.4.2 高速ADC采样测距 | 第38-41页 |
| 3.5 本章小结 | 第41-42页 |
| 4 智能电子围栏系统信号处理与识别 | 第42-64页 |
| 4.1 系统脉冲信号预处理 | 第42-51页 |
| 4.1.1 LMS自适应滤波 | 第42-44页 |
| 4.1.2 有效回波脉冲检测 | 第44-47页 |
| 4.1.3 脉冲峰值检测 | 第47-51页 |
| 4.2 系统脉冲信号特征提取 | 第51-55页 |
| 4.2.1 改进的经验模态分解 | 第51-53页 |
| 4.2.2 奇异值分解 | 第53-55页 |
| 4.3 系统脉冲信号特征识别 | 第55-63页 |
| 4.3.1 多核SVM信号识别 | 第56-59页 |
| 4.3.2 实验验证与分析 | 第59-63页 |
| 4.4 本章小结 | 第63-64页 |
| 5 智能电子围栏系统用户平台设计 | 第64-71页 |
| 5.1 用户管理界面设计 | 第64-65页 |
| 5.2 视频监控界面设计 | 第65-66页 |
| 5.3 电子地图界面设计 | 第66-68页 |
| 5.4 语音报警界面设计 | 第68-69页 |
| 5.5 数据库模块设计 | 第69-70页 |
| 5.6 本章小结 | 第70-71页 |
| 结论 | 第71-72页 |
| 参考文献 | 第72-76页 |
| 在学研究成果 | 第76-77页 |
| 致谢 | 第77页 |