PXIe宽带信号收发模块采集与产生电路设计
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第11-18页 |
| 1.1 研究背景 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-15页 |
| 1.2.1 宽带信号收发技术研究现状 | 第12-13页 |
| 1.2.2 模块化仪器研究现状 | 第13-15页 |
| 1.3 本文主要技术创新 | 第15-16页 |
| 1.4 研究内容及结构 | 第16-18页 |
| 第二章 宽带信号采集与产生硬件总体方案设计 | 第18-25页 |
| 2.1 宽带信号收发模块的基本结构 | 第18-19页 |
| 2.2 采集与产生电路总体方案设计 | 第19-21页 |
| 2.3 系统关键芯片分析与应用 | 第21-24页 |
| 2.3.1 ADC与DAC器件选型 | 第21-22页 |
| 2.3.2 锁相环器件选型 | 第22-23页 |
| 2.3.3 FPGA器件选型 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 宽带信号采集与产生模块设计 | 第25-43页 |
| 3.1 信号采集与产生模块硬件电路设计 | 第25-31页 |
| 3.1.1 宽带信号采集模块设计 | 第25-28页 |
| 3.1.2 宽带信号产生模块设计 | 第28-30页 |
| 3.1.3 高速数据接口电路设计 | 第30-31页 |
| 3.2 信号采集与产生模块硬件逻辑设计 | 第31-38页 |
| 3.2.1 信号采集与产生模块硬件逻辑设计方案 | 第31-32页 |
| 3.2.2 SPI控制逻辑模块 | 第32-33页 |
| 3.2.3 数据接收与发送逻辑模块 | 第33-38页 |
| 3.3 基带数字信号处理模块硬件逻辑设计 | 第38-42页 |
| 3.3.1 基带数字信号处理模块逻辑设计方案 | 第38页 |
| 3.3.2 延时模块逻辑设计 | 第38-39页 |
| 3.3.3 主动发送模块逻辑设计 | 第39-41页 |
| 3.3.4 多普勒频移模块逻辑设计 | 第41-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 低抖动时钟模块设计 | 第43-53页 |
| 4.1 电荷泵锁相环基本原理 | 第43-44页 |
| 4.2 电荷泵锁相环电路设计 | 第44-46页 |
| 4.2.1 低抖动时钟电路指标要求 | 第44页 |
| 4.2.2 电荷泵锁相环的相位噪声分析 | 第44-45页 |
| 4.2.3 低抖动系统时钟设计方案 | 第45-46页 |
| 4.3 信号采集与产生电路时钟方案 | 第46-52页 |
| 4.3.1 JESD204B系统时钟需求分析 | 第46-48页 |
| 4.3.2 系统时钟电路方案 | 第48-52页 |
| 4.4 本章小结 | 第52-53页 |
| 第五章 PXIE总线接口设计 | 第53-69页 |
| 5.1 PXIe高速接口理论 | 第53-56页 |
| 5.1.1 PXIe硬件规范 | 第53-55页 |
| 5.1.2 PCIe总线协议 | 第55-56页 |
| 5.2 PXIe总线接口硬件电路设计 | 第56-61页 |
| 5.2.1 PXIe接口硬件电路设计 | 第56-58页 |
| 5.2.2 PXIe硬件电路设计方案 | 第58-61页 |
| 5.3 PXIe高速接口逻辑设计 | 第61-68页 |
| 5.3.1 AXI4总线接口逻辑设计 | 第61-64页 |
| 5.3.2 FPGA与控制器通信的逻辑方案设计 | 第64-68页 |
| 5.4 本章小结 | 第68-69页 |
| 第六章 测试验证与分析 | 第69-78页 |
| 6.1 模块测试验证 | 第70-76页 |
| 6.1.1 数据采集模块功能测试 | 第70页 |
| 6.1.2 数据产生模块功能测试 | 第70-71页 |
| 6.1.3 数字信号处理模块功能测试 | 第71-74页 |
| 6.1.4 时钟模块相噪测试 | 第74页 |
| 6.1.5 PXIe数据接口测试 | 第74-76页 |
| 6.2 系统测试验证 | 第76-78页 |
| 第七章 结论与展望 | 第78-80页 |
| 7.1 课题结论 | 第78页 |
| 7.2 展望 | 第78-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 攻读硕士学位期间取得的成果 | 第83页 |
