高速低功耗嵌入式SRAM的设计研究
| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 第一章 绪论 | 第7-16页 |
| ·课题的研究意义 | 第7-8页 |
| ·嵌入式存储器的分类及特点 | 第8-10页 |
| ·嵌入式存储器的优势 | 第10-11页 |
| ·嵌入式SRAM的基本结构和工作原理 | 第11-12页 |
| ·嵌入式SRAM的功耗来源及延时 | 第12-14页 |
| ·嵌入式SRAM面临的挑战 | 第14页 |
| ·课题的主要工作及技术要点 | 第14-16页 |
| 第二章 低功耗嵌入式SRAM的电路设计 | 第16-49页 |
| ·设计要求 | 第16页 |
| ·嵌入式SRAM的存储阵列架构设计 | 第16-18页 |
| ·存储单元的研究 | 第18-31页 |
| ·静态六管存储单元的研究 | 第19-24页 |
| ·静态六管单元的设计考虑 | 第24-30页 |
| ·静态六管单元的低功耗设计 | 第30-31页 |
| ·灵敏放大器的研究 | 第31-34页 |
| ·锁存型电压灵敏放大器 | 第32-34页 |
| ·SCL动态CMOS高速译码电路的研究 | 第34-38页 |
| ·SCL动态CMOS NOR/OR门的研究 | 第34-36页 |
| ·SCL动态CMOS高速行译码电路设计 | 第36-38页 |
| ·分级位线(Divided Bitline)技术 | 第38-41页 |
| ·脉冲信号技术 | 第41页 |
| ·时钟产生电路以及自时序的研究 | 第41-44页 |
| ·输入输出缓冲单元 | 第44-45页 |
| ·静态功耗控制单元 | 第45-46页 |
| ·小结 | 第46-49页 |
| 第三章 低功耗嵌入式SRAM的版图设计 | 第49-57页 |
| ·模块划分(partition) | 第49页 |
| ·版图的整体布局(floor-plan) | 第49-54页 |
| ·嵌入式SRAM存储单元的版图 | 第49-51页 |
| ·存储阵列的布局 | 第51-52页 |
| ·字线译码阵列布局 | 第52-53页 |
| ·列选择及灵敏放大电路的布局 | 第53页 |
| ·控制电路的布局 | 第53-54页 |
| ·信号线布局(signal-plan) | 第54-55页 |
| ·电源网络的布局(power-plan) | 第55页 |
| ·版图的验证 | 第55页 |
| ·小结 | 第55-57页 |
| 第四章 低功耗嵌入式SRAM的仿真 | 第57-60页 |
| ·eSRAM的仿真流程 | 第57-58页 |
| ·eSRAM的仿真结果 | 第58-59页 |
| ·小结 | 第59-60页 |
| 第五章 总结 | 第60-61页 |
| 参考文献目录 | 第61-63页 |
| 致谢 | 第63-64页 |
