| 中文摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 课题的提出 | 第8-9页 |
| 1.2 研究的目的和意义 | 第9-10页 |
| 1.2.1 研究的目的 | 第9页 |
| 1.2.2 课题的意义 | 第9-10页 |
| 1.3 国内外研究现状分析 | 第10页 |
| 1.4 本文的组织 | 第10-11页 |
| 第二章 芯片架构详细设计 | 第11-48页 |
| 2.1 芯片架构 | 第12-28页 |
| 2.1.1 架构描述 | 第12-13页 |
| 2.1.2 组织示意图 | 第13-14页 |
| 2.1.3 地址分配 | 第14-15页 |
| 2.1.4 系统组成 | 第15-17页 |
| 2.1.5 片内存储 | 第17-18页 |
| 2.1.6 时钟管理 | 第18-24页 |
| 2.1.7 复位管理 | 第24-25页 |
| 2.1.8 模式设置 | 第25-28页 |
| 2.2 数据通路 | 第28-31页 |
| 2.2.1 数据通路一 | 第28-29页 |
| 2.2.2 数据通路二 | 第29页 |
| 2.2.3 数据通路三 | 第29-30页 |
| 2.2.4 数据通路四 | 第30-31页 |
| 2.3 功能描述 | 第31-48页 |
| 2.3.1 Unicore-2 处理器 | 第31-37页 |
| 2.3.2 64 位主存通道 | 第37页 |
| 2.3.3 32 位配置总线 | 第37-38页 |
| 2.3.4 32 位 APB 总线 | 第38-39页 |
| 2.3.5 中断控制器 | 第39-40页 |
| 2.3.6 IIC、UART、SATA 和 USB 控制器 | 第40-41页 |
| 2.3.7 SMAES 加解密与 SM3 算法 | 第41-44页 |
| 2.3.8 系统控制 | 第44-45页 |
| 2.3.9 双端口和单端口控制器 | 第45-46页 |
| 2.3.10 真随机数发生器 | 第46页 |
| 2.3.11 非对称算法协处理器 | 第46页 |
| 2.3.12 SCI7816 控制器 | 第46-47页 |
| 2.3.13 MBIST 控制器 | 第47页 |
| 2.3.14 USB PHY BIST 控制器 | 第47-48页 |
| 第三章 加密算法及实现 | 第48-58页 |
| 3.1 AES 加密算法 | 第49-50页 |
| 3.1.1 AES 加密算法简介 | 第49页 |
| 3.1.2 AES 加密算法的特点 | 第49-50页 |
| 3.2 SM 算法 | 第50-53页 |
| 3.2.1 SM1 算法简介 | 第50页 |
| 3.2.2 SM2 算法简介 | 第50-52页 |
| 3.2.3 SM3 算法简介 | 第52-53页 |
| 3.3 非对称算法协处理器 | 第53-58页 |
| 3.3.1 架构分析 | 第53页 |
| 3.3.2 接口分析 | 第53-55页 |
| 3.3.3 存储分析 | 第55页 |
| 3.3.4 数据通路分析 | 第55-56页 |
| 3.3.5 配置寄存器 | 第56-57页 |
| 3.3.6 单元调用关系 | 第57页 |
| 3.3.7 数据准备统计 | 第57-58页 |
| 第四章 总结与展望 | 第58-59页 |
| 4.1 总结 | 第58页 |
| 4.2 展望未来 | 第58-59页 |
| 参考文献 | 第59-61页 |
| 致谢 | 第61页 |