| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 综测仪谱分析技术国内外发展现状 | 第10-11页 |
| 1.3 论文主要研究内容及章节安排 | 第11-13页 |
| 第二章 频谱分析原理及总体方案设计 | 第13-21页 |
| 2.1 软件无线电技术概述 | 第13-14页 |
| 2.2 频谱分析基本原理 | 第14-18页 |
| 2.2.1 超外差频谱分析基本原理 | 第15-16页 |
| 2.2.2 快速傅里叶变换频谱分析基本原理 | 第16页 |
| 2.2.3 实时频谱分析原理 | 第16-18页 |
| 2.3 频谱分析系统方案设计 | 第18-20页 |
| 2.3.1 模块指标说明 | 第18页 |
| 2.3.2 系统方案设计 | 第18-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第三章 数字中频信号预处理 | 第21-31页 |
| 3.1 模拟通道群延迟概述 | 第21-22页 |
| 3.2 基于全通滤波器的群延迟校正 | 第22-24页 |
| 3.2.1 全通滤波器群延迟特性 | 第22-23页 |
| 3.2.2 全通滤波器设计 | 第23-24页 |
| 3.3 数字下变频处理 | 第24-30页 |
| 3.3.1 数字正交解调处理 | 第24-26页 |
| 3.3.2 抽取滤波实现 | 第26-30页 |
| 3.4 本章小结 | 第30-31页 |
| 第四章 实时频谱分析与触发存储设计 | 第31-59页 |
| 4.1 实时分析处理技术分析 | 第31-33页 |
| 4.1.1 实时分析概念 | 第31-32页 |
| 4.1.2 实时谱分析逻辑架构 | 第32-33页 |
| 4.2 触发设计实现 | 第33-39页 |
| 4.2.1 多触发结构设计 | 第33-36页 |
| 4.2.2 基于查表法的对数运算 | 第36-39页 |
| 4.3 触发存储设计与实现 | 第39-45页 |
| 4.3.1 基于MIS的存储设计实现 | 第39-43页 |
| 4.3.2 基于DDR3 SDRAM的触发存储设计 | 第43-45页 |
| 4.4 实时处理RBW与重叠帧设计 | 第45-52页 |
| 4.4.1 实时频谱分析的RBW设计 | 第46-47页 |
| 4.4.2 重叠帧技术研究与实现 | 第47-52页 |
| 4.5 基于FFT的频谱计算 | 第52-58页 |
| 4.5.1 时频域转换FFT设计 | 第52-55页 |
| 4.5.2 基于CORIDC的幅相计算 | 第55-58页 |
| 4.6 本章小结 | 第58-59页 |
| 第五章 中频控制模块设计 | 第59-67页 |
| 5.1 控制模块功能分析 | 第59-61页 |
| 5.2 基本命令集设计 | 第61-62页 |
| 5.3 命令解析控制逻辑设计 | 第62-66页 |
| 5.3.1 数据操作控制逻辑设计 | 第62-65页 |
| 5.3.2 数据流控制逻辑设计 | 第65-66页 |
| 5.4 本章小结 | 第66-67页 |
| 第六章 测试与验证 | 第67-84页 |
| 6.1 群延迟校正测试 | 第67-69页 |
| 6.2 命令接收解析模块测试 | 第69-71页 |
| 6.3 数据预处理测试 | 第71-73页 |
| 6.4 触发功能测试 | 第73-74页 |
| 6.5 基带I/Q数据触发存储测试 | 第74-79页 |
| 6.5.1 触发存储控制测试 | 第75-76页 |
| 6.5.2 重叠帧读数测试 | 第76-79页 |
| 6.6 宽带频谱功能测试 | 第79-83页 |
| 6.6.1 宽带频谱测试 | 第79-81页 |
| 6.6.2 分辨率带宽测试 | 第81-83页 |
| 6.7 本章小结 | 第83-84页 |
| 第七章 总结与展望 | 第84-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-88页 |
| 附录 | 第88-89页 |