一种用于无线通信系统的折叠ADC设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究工作的背景与意义 | 第10-12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.3 本论文的结构安排 | 第13-14页 |
| 第二章 ADC性能参数 | 第14-17页 |
| 2.1 非线性 | 第14-15页 |
| 2.2 信噪比 | 第15页 |
| 2.3 总谐波失真 | 第15页 |
| 2.4 信号噪声失真比 | 第15页 |
| 2.5 有效位数 | 第15页 |
| 2.6 无掺杂动态范围 | 第15-16页 |
| 2.7 本章小结 | 第16-17页 |
| 第三章 多通道时间交织结构 | 第17-26页 |
| 3.1 多通道时间交织ADC的工作原理 | 第17-18页 |
| 3.2 通道间失调失配 | 第18-19页 |
| 3.3 通道间增益失配 | 第19-21页 |
| 3.4 通道间时序失配 | 第21-22页 |
| 3.5 非理想特性对SNR的影响 | 第22-23页 |
| 3.6 时序失配的校正 | 第23-25页 |
| 3.7 本章小结 | 第25-26页 |
| 第四章 折叠插值ADC | 第26-41页 |
| 4.1 折叠的原理 | 第27-29页 |
| 4.2 折叠方法 | 第29-34页 |
| 4.2.1 伪正弦折叠 | 第29-32页 |
| 4.2.2 并联折叠 | 第32-33页 |
| 4.2.3 级联折叠 | 第33-34页 |
| 4.3 插值原理 | 第34-36页 |
| 4.4 折叠插值ADC的误差分析 | 第36-39页 |
| 4.4.1 折叠误差 | 第36-37页 |
| 4.4.2 插值误差 | 第37-39页 |
| 4.5 位同步 | 第39-40页 |
| 4.6 本章总结 | 第40-41页 |
| 第五章 电路模块设计 | 第41-69页 |
| 5.1 栅压自举开关 | 第41-46页 |
| 5.2 电压缓冲器 | 第46-48页 |
| 5.3 预放大器 | 第48-49页 |
| 5.4 折叠与插值电路 | 第49-52页 |
| 5.5 比较器 | 第52-58页 |
| 5.5.1 静态比较器 | 第52-53页 |
| 5.5.2 动态可再生比较器 | 第53-56页 |
| 5.5.3 预放大可再生比较器 | 第56-58页 |
| 5.6 数字逻辑部分 | 第58-61页 |
| 5.6.1 气泡误差校正 | 第58页 |
| 5.6.2 编码逻辑 | 第58-60页 |
| 5.6.3 位同步逻辑 | 第60-61页 |
| 5.7 多通道ADC建模 | 第61-66页 |
| 5.8 可编程延时链 | 第66-67页 |
| 5.9 电路仿真结果 | 第67-68页 |
| 5.10 本章小结 | 第68-69页 |
| 第六章 总结与展望 | 第69-70页 |
| 6.1 总结 | 第69页 |
| 6.2 展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-75页 |
