| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 研究背景与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 研究内容 | 第11-12页 |
| 1.4 章节安排 | 第12-13页 |
| 第2章 HDMI与HDCP协议分析 | 第13-25页 |
| 2.1 HDMI协议概述及分析 | 第13-15页 |
| 2.1.1 HDMI结构分析 | 第13-14页 |
| 2.1.2 HDMI信号及编码原理 | 第14-15页 |
| 2.2 HDCP协议概述及分析 | 第15-23页 |
| 2.2.1 HDCP认证 | 第16-19页 |
| 2.2.2 HDCP加密 | 第19-20页 |
| 2.2.3 HDCP可更新机制 | 第20-23页 |
| 2.3 本章小结 | 第23-25页 |
| 第3章 HDCP发送端设计实现 | 第25-65页 |
| 3.1 HDCP_TX整体框图及说明 | 第25-26页 |
| 3.2 公用基础模块设计实现 | 第26-43页 |
| 3.2.1 RSA算法模块分析与设计 | 第26-29页 |
| 3.2.2 SHA256算法模块分析与设计 | 第29-32页 |
| 3.2.3 HMAC算法模块分析与设计 | 第32-34页 |
| 3.2.4 AES算法模块分析与设计 | 第34-39页 |
| 3.2.5 Clock_reset模块分析与设计 | 第39-41页 |
| 3.2.6 跨时钟域数据处理模块分析与设计 | 第41-42页 |
| 3.2.7 Tx_reg模块分析与设计 | 第42-43页 |
| 3.3 认证部分设计实现 | 第43-61页 |
| 3.3.1 TX认证状态机 | 第43-46页 |
| 3.3.2 A1、A2、A3子状态机 | 第46-52页 |
| 3.3.3 Extracts_ID_ctrl模块RTL设计 | 第52-53页 |
| 3.3.4 Verify_signature_ctrl模块RTL设计 | 第53-54页 |
| 3.3.5 Encrypt_km_ctrl模块RTL设计 | 第54-55页 |
| 3.3.6 SRM_ctrl模块RTL设计 | 第55-57页 |
| 3.3.7 H_L_ctrl模块RTL设计 | 第57-58页 |
| 3.3.8 SKE_Compute_Eks模块RTL设计 | 第58-59页 |
| 3.3.9 TX传输控制及I2C master接口模块RTL设计 | 第59-61页 |
| 3.4 加密部分设计实现 | 第61-63页 |
| 3.4.1 TX加密状态机 | 第61-63页 |
| 3.4.2 TX加密控制模块RTL设计 | 第63页 |
| 3.5 本章小结 | 第63-65页 |
| 第4章 HDCP发送端仿真验证 | 第65-75页 |
| 4.1 概述 | 第65页 |
| 4.2 验证平台的搭建 | 第65-66页 |
| 4.3 认证部分的仿真验证 | 第66-72页 |
| 4.4 加密部分的仿真验证 | 第72-73页 |
| 4.5 本章小结 | 第73-75页 |
| 第5章 物理实现 | 第75-83页 |
| 5.1 逻辑综合 | 第75-77页 |
| 5.2 数据准备 | 第77-78页 |
| 5.3 布局规划和布局 | 第78-79页 |
| 5.4 时钟树综合 | 第79-80页 |
| 5.5 芯片布线 | 第80-81页 |
| 5.6 本章小结 | 第81-83页 |
| 结论 | 第83-85页 |
| 参考文献 | 第85-87页 |
| 攻读硕士学位期间所发表的学术论文 | 第87-89页 |
| 致谢 | 第89页 |
