摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
符号对照表 | 第11-12页 |
缩略语对照表 | 第12-16页 |
第一章 绪论 | 第16-20页 |
1.1 研究背景及意义 | 第16-17页 |
1.1.1 PCI Express技术背景 | 第16-17页 |
1.1.2 DMA控制器技术背景 | 第17页 |
1.2 国内外研究现状分析 | 第17-18页 |
1.3 论文主要工作内容与章节安排 | 第18-20页 |
第二章 相关关键技术研究及项目整体架构 | 第20-30页 |
2.1 SoC关键技术研究 | 第20-21页 |
2.2 PCI Express关键技术研究 | 第21-23页 |
2.2.1 PCI Express总线拓扑结构 | 第21页 |
2.2.2 PCI Express协议层次结构 | 第21-23页 |
2.3 DMA控制器原理介绍及分类 | 第23-25页 |
2.3.1 DMA控制器原理 | 第23-24页 |
2.3.2 DMA传输类型 | 第24-25页 |
2.4 项目背景与整体架构 | 第25-27页 |
2.5 本章小结 | 第27-30页 |
第三章 高速PCI Express及描述符DMA控制器设计 | 第30-52页 |
3.1 结构框图与模块特性 | 第30-31页 |
3.2 PCI Express模块 | 第31-32页 |
3.2.1 PCI Express核顶层模块设计实现 | 第31-32页 |
3.2.2 PCI Express用户接口模块 | 第32页 |
3.3 描述符DMA控制器模块 | 第32-41页 |
3.3.1 DMA核模块功能概述 | 第32-33页 |
3.3.2 Target模块 | 第33-36页 |
3.3.3 Completion Monitor模块 | 第36页 |
3.3.4 RX/TX Arbiter模块 | 第36-37页 |
3.3.5 DMA通用寄存器模块 | 第37页 |
3.3.6 S2C DMA引擎 | 第37页 |
3.3.7 C2S DMA引擎 | 第37-38页 |
3.3.8 DMA数据接口模块 | 第38-41页 |
3.4 用户端接口设计 | 第41-51页 |
3.4.1 子模块详细设计 | 第41-43页 |
3.4.2 管理接口 | 第43页 |
3.4.3 寄存器及信息交互区接口 | 第43-44页 |
3.4.4 寄存器接口模块 | 第44-45页 |
3.4.5 Flash接口模块 | 第45-47页 |
3.4.6 Burst寄存器接口模块 | 第47-48页 |
3.4.7 大数据量发送通道描述符控制模块 | 第48-49页 |
3.4.8 小数据量描述符控制模块 | 第49页 |
3.4.9 大数据量接收通道描述符控制模块 | 第49页 |
3.4.10 大数据量接收DMA模块 | 第49-50页 |
3.4.11 大数据量发送DMA模块 | 第50页 |
3.4.12 小数据量接收DMA模块 | 第50页 |
3.4.13 小数据量发送DMA模块 | 第50-51页 |
3.5 本章小结 | 第51-52页 |
第四章 基于PCI Express总线的DMA传输验证 | 第52-66页 |
4.1 功能验证介绍 | 第52页 |
4.2 软硬件协同验证 | 第52-53页 |
4.3 验证计划 | 第53-54页 |
4.4 验证环境和虚拟验证平台搭建 | 第54-55页 |
4.5 验证模型的设计 | 第55页 |
4.6 验证项策划及仿真结果分析 | 第55-62页 |
4.6.1 小数据量发送(s2c1)验证 | 第56-57页 |
4.6.2 小数据量接收(c2s1)验证 | 第57-58页 |
4.6.3 大数据量发送(s2c0)验证 | 第58页 |
4.6.4 大数据量接收(c2s1)验证 | 第58-59页 |
4.6.5 MSI中断产生验证 | 第59-60页 |
4.6.6 软复位功能验证 | 第60-61页 |
4.6.7 DMA最大负载大小验证 | 第61-62页 |
4.7 性能分析 | 第62-64页 |
4.7.1 小数据量发送延迟 | 第62-63页 |
4.7.2 小数据量接收延迟 | 第63页 |
4.7.3 大数据量发送延迟 | 第63-64页 |
4.7.4 大数据量接收延迟 | 第64页 |
4.8 本章小结 | 第64-66页 |
第五章 总结与展望 | 第66-68页 |
参考文献 | 第68-70页 |
致谢 | 第70-72页 |
作者简介 | 第72-74页 |
附录 | 第74-77页 |