| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 研究背景 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 本文工作内容和章节安排 | 第11-13页 |
| 第二章 全双工通信系统自干扰消除架构分析 | 第13-20页 |
| 2.1 射频模拟自干扰消除架构介绍 | 第13-18页 |
| 2.1.1 三天线隔离消除架构 | 第13-14页 |
| 2.1.2 双天线射频巴伦消除架构 | 第14页 |
| 2.1.3 单天线相位抵消消除架构 | 第14-15页 |
| 2.1.4 单天线平衡网络消除架构 | 第15-17页 |
| 2.1.5 耦合器反射系数调节架构 | 第17-18页 |
| 2.2 射频模拟自干扰消除架构分析与总结 | 第18-19页 |
| 2.3 本章小结 | 第19-20页 |
| 第三章 全双工自干扰消除架构设计与仿真 | 第20-34页 |
| 3.1 全双工通信系统总体设计方案 | 第20-21页 |
| 3.2 全双工通信系统射频模拟消除架构设计 | 第21-23页 |
| 3.2.1 耦合线耦合器单天线消除架构设计 | 第21-22页 |
| 3.2.2 宽带相位自适应抵消架构设计 | 第22-23页 |
| 3.3 基于ADS仿真环境的射频模拟消除仿真与分析 | 第23-26页 |
| 3.3.1 射频模拟消除仿真平台搭建 | 第23-24页 |
| 3.3.2 仿真结果与分析 | 第24-26页 |
| 3.4 射频模拟消除架构芯片选型与电路设计 | 第26-33页 |
| 3.4.1 耦合线耦合器硬件电路实现 | 第26-27页 |
| 3.4.2 宽带相位自适应抵消模块芯片选型与电路设计 | 第27-33页 |
| 3.5 本章小结 | 第33-34页 |
| 第四章 应用于全双工通信的收发机系统设计与仿真 | 第34-55页 |
| 4.1 系统关键问题分析 | 第34-36页 |
| 4.2 收发机架构设计与链路预算 | 第36-40页 |
| 4.2.1 收发机系统设计指标分析与架构设计 | 第36-38页 |
| 4.2.2 收发机链路预算 | 第38-40页 |
| 4.3 收发机器件选型与电路设计 | 第40-51页 |
| 4.3.1 发射机器件选型与电路设计 | 第40-46页 |
| 4.3.2 接收机器件选型与电路设计 | 第46-51页 |
| 4.4 收发机系统性能仿真 | 第51-53页 |
| 4.4.1 发射机系统性能仿真 | 第51-52页 |
| 4.4.2 接收机系统性能仿真 | 第52-53页 |
| 4.5 本章小结 | 第53-55页 |
| 第五章 基于单天线紧耦合结构的全双工射频收发系统硬件实现与性能测试 | 第55-70页 |
| 5.1 全双工通信系统PCB硬件实现 | 第55-59页 |
| 5.1.1 全双工通信系统PCB整体版图设计 | 第55-56页 |
| 5.1.2 PCB电磁兼容设计 | 第56-59页 |
| 5.2 系统测试方案介绍 | 第59-60页 |
| 5.2.1 全双工点对点通信系统简介 | 第59页 |
| 5.2.2 系统级测试平台搭建 | 第59-60页 |
| 5.3 射频模拟自干扰消除测试 | 第60-62页 |
| 5.3.1 射频模拟消除架构消除效果 | 第60-62页 |
| 5.3.2 消除效果分析 | 第62页 |
| 5.4 收发机系统性能测试 | 第62-66页 |
| 5.4.1 发射机性能测试 | 第62-64页 |
| 5.4.2 接收机性能测试 | 第64-65页 |
| 5.4.3 锁相环性能测试 | 第65-66页 |
| 5.5 全双工通信系统通信性能测试 | 第66-67页 |
| 5.6 基于FIR滤波器的中频数字采样消除仿真 | 第67-69页 |
| 5.7 本章小结 | 第69-70页 |
| 第六章 论文总结与展望 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 致谢 | 第74页 |
