| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题研究背景 | 第9-11页 |
| 1.1.1 NoC优势及特点 | 第10-11页 |
| 1.1.2 NoC设计面临的挑战 | 第11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.2.1 国外研究现状 | 第11-12页 |
| 1.2.2 国内研究现状 | 第12-13页 |
| 1.3 课题研究目标与研究内容 | 第13-15页 |
| 第二章 NoC关键技术研究 | 第15-29页 |
| 2.1 NoC基础 | 第15-17页 |
| 2.2 NoC拓扑结构 | 第17-19页 |
| 2.3 NoC设计基础 | 第19-22页 |
| 2.3.1 NoC拓扑结构的选择 | 第19-20页 |
| 2.3.2 NoC交换机制的选择 | 第20-22页 |
| 2.4 NoC路由算法 | 第22-24页 |
| 2.4.1 NoC路由算法的特点及分类 | 第22页 |
| 2.4.2 无关路由算法 | 第22-23页 |
| 2.4.3 自适应路由算法 | 第23-24页 |
| 2.4.4 无关路由算法和自适应路由算法相结合的路由算法 | 第24页 |
| 2.5 NoC路由算法设计的关键问题 | 第24-26页 |
| 2.5.1 死锁和活锁的概念 | 第25-26页 |
| 2.5.2 避免死锁和活锁的设计方法 | 第26页 |
| 2.6 NoC性能参数 | 第26-28页 |
| 2.7 本章小结 | 第28-29页 |
| 第三章 基于2D-Mesh的NoC算法优化研究与仿真 | 第29-41页 |
| 3.1 基于2D-Mesh的NoC路由算法分析 | 第29-31页 |
| 3.2 基于2D-Mesh的层次化NoC拓扑结构 | 第31-32页 |
| 3.3 改进的基于2D-Mesh的层次化NoC拓扑结构 | 第32-34页 |
| 3.4 改进的NoC路由算法 | 第34-36页 |
| 3.4.1 改进的数据包结构 | 第34-35页 |
| 3.4.2 改进的路由算法 | 第35页 |
| 3.4.3 改进算法的性能分析 | 第35-36页 |
| 3.5 NoC仿真平台 | 第36-38页 |
| 3.5.1 Noxim仿真软件 | 第37页 |
| 3.5.2 仿真参数设置 | 第37-38页 |
| 3.6 仿真结果分析 | 第38-40页 |
| 3.6.1 NoC路由算法评价指标 | 第38-39页 |
| 3.6.2 仿真结果分析 | 第39-40页 |
| 3.7 本章小结 | 第40-41页 |
| 第四章 基于FPGA的NoC硬件设计与实现 | 第41-51页 |
| 4.1 NoC设计基础 | 第41-42页 |
| 4.2 NoC硬件实现设计原理 | 第42-44页 |
| 4.3 基于FPGA的NoC关键模块设计 | 第44-47页 |
| 4.3.1 Wishbone总线系统 | 第44-45页 |
| 4.3.2 软核模块 | 第45-46页 |
| 4.3.3 SDRAM控制器模块 | 第46-47页 |
| 4.4 改进算法的路由器及路由算法设计与实现 | 第47-50页 |
| 4.5 本章小结 | 第50-51页 |
| 第五章 系统测试与分析 | 第51-59页 |
| 5.1 系统测试设计 | 第51页 |
| 5.2 测试系统搭建 | 第51-55页 |
| 5.2.1 上位机软件设计 | 第51-52页 |
| 5.2.2 以太网设计 | 第52-55页 |
| 5.3 系统测试结果分析 | 第55-58页 |
| 5.4 本章小结 | 第58-59页 |
| 第六章 总结与展望 | 第59-61页 |
| 6.1 总结 | 第59页 |
| 6.2 不足与展望 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 致谢 | 第65-67页 |
| 作者攻读学位期间发表的学术论文 | 第67页 |
