| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 插图清单 | 第12-14页 |
| 第一章 绪论 | 第14-24页 |
| 1.1 引言 | 第14页 |
| 1.2 数控技术发展综述 | 第14-17页 |
| 1.2.1 数控技术的发展 | 第14-15页 |
| 1.2.2 数控技术的特征 | 第15-16页 |
| 1.2.3 数控系统的组成 | 第16-17页 |
| 1.3 插补技术发展综述 | 第17-20页 |
| 1.3.1 插补技术概述 | 第17-18页 |
| 1.3.2 NURBS插补技术的发展 | 第18-20页 |
| 1.4 FPGA技术发展综述 | 第20-22页 |
| 1.4.1 FPGA概述 | 第20-21页 |
| 1.4.2 FPGA在数控系统的应用 | 第21-22页 |
| 1.5 本课题研究意义及内容 | 第22-24页 |
| 1.5.1 本课题研究意义 | 第22页 |
| 1.5.2 本课题研究内容 | 第22-24页 |
| 第二章 NURBS曲线相关数学理论 | 第24-31页 |
| 2.1 引言 | 第24页 |
| 2.2 NURBS曲线数学基础 | 第24-30页 |
| 2.2.1 NURBS曲线的定义 | 第24-26页 |
| 2.2.2 NURBS曲线的性质 | 第26-28页 |
| 2.2.3 NURBS曲线的求值 | 第28-30页 |
| 2.3 小结 | 第30-31页 |
| 第三章 NURBS曲线插补算法 | 第31-54页 |
| 3.1 引言 | 第31页 |
| 3.2 插补算法原理 | 第31-33页 |
| 3.2.1 插补算法的分类 | 第31-32页 |
| 3.2.2 NURBS曲线插补原理 | 第32-33页 |
| 3.3 NURBS曲线插补算法 | 第33-44页 |
| 3.3.1 NURBS曲线表达式预处理 | 第33-35页 |
| 3.3.2 速度敏感点的计算 | 第35-36页 |
| 3.3.3 NURBS曲线实时插补方法 | 第36-38页 |
| 3.3.4 NURBS曲线插补算法的改进 | 第38-42页 |
| 3.3.5 速度自适应调整 | 第42-44页 |
| 3.4 NURBS曲线插补进给速度控制 | 第44-52页 |
| 3.4.1 加减速控制的方法 | 第44-45页 |
| 3.4.2 S型加减速的实现 | 第45-49页 |
| 3.4.3 加减速滤波器的设计 | 第49-52页 |
| 3.5 小结 | 第52-54页 |
| 第四章 NURBS插补算法实验 | 第54-62页 |
| 4.1 实验环境 | 第54页 |
| 4.2 算法程序模块划分 | 第54-56页 |
| 4.2.1 速度敏感点判别模块 | 第54-55页 |
| 4.2.2 速度规划模块 | 第55页 |
| 4.2.3 插补模块 | 第55-56页 |
| 4.3 实验仿真 | 第56-61页 |
| 4.4 小结 | 第61-62页 |
| 第五章 基于FPGA的NURBS曲线插补算法实现 | 第62-79页 |
| 5.1 引言 | 第62页 |
| 5.2 基于FPGA的硬件基础 | 第62-63页 |
| 5.2.1 FPGA 简介 | 第62-63页 |
| 5.2.2 FPGA开发基础 | 第63页 |
| 5.3 NURBS插补架构设计 | 第63-66页 |
| 5.3.1 架构分析 | 第63-64页 |
| 5.3.2 SOPC系统开发流程 | 第64-66页 |
| 5.4 NiosⅡ软核处理器的定制 | 第66-72页 |
| 5.4.1 FPGA芯片选型 | 第66页 |
| 5.4.2 NiosⅡ软核的建立 | 第66-70页 |
| 5.4.3 PLL的设计 | 第70-72页 |
| 5.5 NURBS插补算法在NiosⅡ中的软件实现 | 第72-76页 |
| 5.6 NURBS插补算法实例验证 | 第76-78页 |
| 5.7 小结 | 第78-79页 |
| 第六章 总结与展望 | 第79-81页 |
| 6.1 研究成果总结 | 第79页 |
| 6.2 研究前景展望 | 第79-81页 |
| 参考文献 | 第81-84页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第84页 |