| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第10-17页 |
| 1.1 研究的背景和意义 | 第10页 |
| 1.2 万兆网的国内外发展现状分析 | 第10-12页 |
| 1.3 协议转换器的定义 | 第12页 |
| 1.4 协议转换器的发展 | 第12-15页 |
| 1.5 串口技术的发展与应用 | 第15页 |
| 1.6 本文结构 | 第15-17页 |
| 第2章 基于FPGA的万兆网协议转换器的设计与实现 | 第17-27页 |
| 2.1 协议转换器的系统功能及介绍 | 第17-18页 |
| 2.1.1 系统介绍 | 第17页 |
| 2.1.2 系统各部分功能 | 第17-18页 |
| 2.2 整体设计方案 | 第18-19页 |
| 2.3 性能指标要求 | 第19页 |
| 2.4 功能要求 | 第19-22页 |
| 2.4.1 A协议主要功能 | 第20-21页 |
| 2.4.2 设备总体功能 | 第21-22页 |
| 2.5 设备接口要求 | 第22-26页 |
| 2.5.1 发送模块输入接口 | 第23-24页 |
| 2.5.2 发送模块输出接口 | 第24页 |
| 2.5.3 接收模块输入接口 | 第24-25页 |
| 2.5.4 接收模块输出接口 | 第25页 |
| 2.5.5 测试接口 | 第25-26页 |
| 2.6 协议功能概述 | 第26-27页 |
| 第3章 硬件平台设计 | 第27-38页 |
| 3.1 系统硬件组成方案框图 | 第27页 |
| 3.2 板载电源方案框图 | 第27-28页 |
| 3.3 硬件资源及其用 | 第28-29页 |
| 3.4 主要芯片选型 | 第29-33页 |
| 3.4.1 FPGA芯片选型 | 第29-30页 |
| 3.4.2 万兆网接口模块选型 | 第30-31页 |
| 3.4.3 3Gbps光口模块选型 | 第31-32页 |
| 3.4.4 高速串行电接口选型 | 第32-33页 |
| 3.5 部分单元电路 | 第33-38页 |
| 3.5.1 DDR3单元单路 | 第33-34页 |
| 3.5.2 万兆网接口单元电路 | 第34页 |
| 3.5.3 3Gbps光口单元电路 | 第34-35页 |
| 3.5.4 监控处理器单元电路 | 第35-36页 |
| 3.5.5 TLK2711接口单元电路 | 第36-37页 |
| 3.5.6 系统电路板图 | 第37-38页 |
| 第4章 软件设计整体方案 | 第38-43页 |
| 4.1 软件环境与相应语言语言 | 第38页 |
| 4.2 软件总体方案概述 | 第38-43页 |
| 4.2.1 方案框图 | 第39-40页 |
| 4.2.2 数据处理流程 | 第40-43页 |
| 第5章 功能测试与性能测试结果 | 第43-57页 |
| 5.1 功能测试 | 第43页 |
| 5.1.1Wireshark软件介绍 | 第43页 |
| 5.1.2Chipscope软件介绍 | 第43页 |
| 5.2 功能测试结果 | 第43-46页 |
| 5.3 性能测试 | 第46-57页 |
| 5.3.1 IXIA万兆网络测试仪介绍 | 第46-47页 |
| 5.3.2 发送ARP包 | 第47-48页 |
| 5.3.3 发送IPX包 | 第48-49页 |
| 5.3.4 帧调度 | 第49-53页 |
| 5.3.5 发送流数据 | 第53-57页 |
| 总结与展望 | 第57-59页 |
| 参考文献 | 第59-62页 |
| 附录A | 第62-68页 |
| 附录B | 第68-69页 |
| 附录C | 第69-70页 |
| 致谢 | 第70-71页 |
| 攻读学位期间获得的科研成果 | 第71页 |