基于调制的时间交织ADC数字校准技术研究
| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 高性能模数转换器的发展现状 | 第16-19页 |
| 1.2 数字辅助设计 | 第19-20页 |
| 1.3 论文的主要内容及组织结构 | 第20-22页 |
| 第二章 时间交织ADC理论基础及误差模型 | 第22-36页 |
| 2.1 时间交织ADC概述 | 第22-25页 |
| 2.1.1 时间交织ADC基本原理 | 第22-23页 |
| 2.1.2 时间交织ADC主要动态性能参数 | 第23-25页 |
| 2.2 时间交织ADC失配误差模型 | 第25-30页 |
| 2.2.1 失调失配误差 | 第26-27页 |
| 2.2.2 增益失配误差 | 第27-29页 |
| 2.2.3 采样时间失配误差 | 第29-30页 |
| 2.3 失配误差的仿真验证 | 第30-33页 |
| 2.4 时间交织ADC校准技术研究现状 | 第33-34页 |
| 2.5 本章小结 | 第34-36页 |
| 第三章 基于调制的误差估计及校正算法研究 | 第36-59页 |
| 3.1 基于调制的失配校准技术简介 | 第36-37页 |
| 3.2 校准的整体思路 | 第37-40页 |
| 3.3 调制信号的产生 | 第40-47页 |
| 3.3.1 沃尔什序列调制 | 第40-44页 |
| 3.3.2 误差系数的数值计算 | 第44-46页 |
| 3.3.3 数字微分器的逼近 | 第46-47页 |
| 3.4 基于互相关特性的失配误差估计 | 第47-51页 |
| 3.4.1 失配误差估计公式的构造 | 第47-49页 |
| 3.4.2 收敛精度的提高—收敛曲线的平滑处理 | 第49-51页 |
| 3.5 缺陷及解决方法 | 第51-52页 |
| 3.6 行为级仿真结果 | 第52-58页 |
| 3.6.1 单频信号的校准 | 第53-57页 |
| 3.6.2 多频信号的校准 | 第57-58页 |
| 3.7 本章小结 | 第58-59页 |
| 第四章 失配误差校准电路设计 | 第59-76页 |
| 4.1 校准电路实现总体方案 | 第59-60页 |
| 4.2 校准电路主要模块的设计 | 第60-66页 |
| 4.2.1 调制信号发生器电路的设计 | 第60页 |
| 4.2.2 微分器的设计 | 第60-64页 |
| 4.2.3 相关运算的设计 | 第64-65页 |
| 4.2.4 指数平滑滤波器的设计 | 第65页 |
| 4.2.5 关键路径的优化 | 第65-66页 |
| 4.3 校准电路的功能及硬件验证 | 第66-75页 |
| 4.3.1 功能仿真 | 第66-69页 |
| 4.3.2 FPGA验证 | 第69-74页 |
| 4.3.3 三种平台的验证结果分析 | 第74-75页 |
| 4.4 本章小结 | 第75-76页 |
| 第五章 总结与展望 | 第76-78页 |
| 5.1 总结 | 第76页 |
| 5.2 展望 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第82页 |
