| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 1 绪论 | 第13-21页 |
| 1.1 超高速TIADC系统通道失配校正技术的研究背景 | 第13-14页 |
| 1.2 超高速TIADC系统通道失配校正技术的发展现状 | 第14-18页 |
| 1.2.1 片内TIADC通道失配校正技术的发展现状 | 第14-16页 |
| 1.2.2 系统级TIADC通道失配校正技术发展现状 | 第16-18页 |
| 1.3 TIADC系统通道失配校正技术的研究内容 | 第18-19页 |
| 1.4 TIADC系统通道失配校正技术的研究意义 | 第19-21页 |
| 2 通道失配对超高速多通道TIADC系统的影响 | 第21-31页 |
| 2.1 偏置失配对多通道超高速TIADC系统的影响 | 第21-22页 |
| 2.2 增益失配对多通道超高速TIADC系统的影响 | 第22-24页 |
| 2.3 时间失配对多通道超高速TIADC系统的影响 | 第24-25页 |
| 2.4 三种失配对TIADC系统的综合影响 | 第25-29页 |
| 2.5 本章小结 | 第29-31页 |
| 3 超高速多通道TIADC系统通道失配的获取方法 | 第31-41页 |
| 3.1 常见失配误差获取方法及其缺陷 | 第31-32页 |
| 3.2 三参数正弦拟合法及其不足 | 第32-36页 |
| 3.3 四参数正弦拟合法 | 第36-39页 |
| 3.4 本章小结 | 第39-41页 |
| 4 超高速多通道TIADC系统通道失配的校正 | 第41-55页 |
| 4.1 偏置误差与增益误差的校正 | 第41-44页 |
| 4.2 时间失配的校正 | 第44-53页 |
| 4.2.1 多通道时钟同步 | 第44-46页 |
| 4.2.2 系统后端补偿 | 第46-53页 |
| 4.3 本章总结 | 第53-55页 |
| 5 基于8通道8GSPS采样率TIADC系统的实验 | 第55-67页 |
| 5.1 8通道8GSPS采样率TIADC系统 | 第55-56页 |
| 5.2 通道失配获取方法的验证 | 第56-59页 |
| 5.3 数据时钟自同步法的验证 | 第59-61页 |
| 5.4 通道失配校正方法的验证 | 第61-65页 |
| 5.4.1 输入100MHz正弦信号 | 第61-63页 |
| 5.4.2 输入5种频率信号 | 第63-65页 |
| 5.5 本章小结 | 第65-67页 |
| 6 总结与展望 | 第67-71页 |
| 6.1 论文工作总结 | 第67-68页 |
| 6.1.1 通道失配对超高速多通道TIADC系统的影响 | 第67页 |
| 6.1.2 在超高速多通道TIADC系统中获取通道失配的方法研究 | 第67页 |
| 6.1.3 在超高速多通道TIADC系统中校正通道失配的方法研究 | 第67-68页 |
| 6.1.4 基于8通道8GSPS采样率TIADC系统的实验 | 第68页 |
| 6.2 未来研究展望 | 第68-71页 |
| 参考文献 | 第71-76页 |
