| 摘要 | 第1-13页 |
| ABSTRACT | 第13-16页 |
| 第一章 绪论 | 第16-32页 |
| ·CMOS面临的问题与新型纳米器件 | 第16-17页 |
| ·单电子晶体管 | 第17-25页 |
| ·单电子晶体管结构与正则理论 | 第17-19页 |
| ·室温下正常工作的单电子晶体管及SETMOS混合器件制备 | 第19-24页 |
| ·单电子晶体管模拟 | 第24页 |
| ·单电子晶体管和混合SETMOS逻辑设计 | 第24-25页 |
| ·课题的研究内容 | 第25-26页 |
| ·室温条件下单电子晶体管新特性研究 | 第25-26页 |
| ·室温条件下混合SETMOS结构的逻辑设计 | 第26页 |
| ·本文的主要贡献与创新 | 第26-29页 |
| ·论文的结构 | 第29-32页 |
| 第二章 室温下单电子晶体管SPICE模型及电导特性 | 第32-54页 |
| ·单电子晶体管的SPICE模拟实现 | 第32-40页 |
| ·单电子晶体管的主方程模拟 | 第33-34页 |
| ·单电子晶体管的HSPICE模型 | 第34-40页 |
| ·单电子晶体管电导分析模型 | 第40-45页 |
| ·单电子晶体管电导分析模型的建立 | 第41-43页 |
| ·单电子晶体管电导分析模型的验证 | 第43-44页 |
| ·和现有电导模型的比较 | 第44-45页 |
| ·室温下单电子晶体管的NDC特性 | 第45-49页 |
| ·单电子晶体管的负微分电导特性 | 第47页 |
| ·基于电导模型的单电子晶体管负微分电导验证 | 第47-48页 |
| ·单电子晶体管负微分电导的比较和分析 | 第48-49页 |
| ·电容控制的可调NDC | 第49-52页 |
| ·电容控制的可调NDC特性 | 第50-52页 |
| ·分析与讨论 | 第52页 |
| ·小结 | 第52-54页 |
| 第三章 室温条件下单电子晶体管的临界尺寸 | 第54-70页 |
| ·室温条件下考虑能量量子化的SET分析模型 | 第55-63页 |
| ·分析模型的建立 | 第55-60页 |
| ·实验结果 | 第60-62页 |
| ·分析与讨论 | 第62-63页 |
| ·室温下SET的临界尺寸的确定 | 第63-66页 |
| ·符合正则理论临界尺寸的确定 | 第63页 |
| ·能量量子化临界尺寸的确定 | 第63-64页 |
| ·SET分别作为存储、逻辑器件I ? V特性及分析 | 第64页 |
| ·能量量子化临界尺寸I-V特性及分析 | 第64-65页 |
| ·3种临界尺寸的关系及尺寸的余量 | 第65-66页 |
| ·室温下正常工作SET避免能量量子化效应的解决办法 | 第66-67页 |
| ·结论 | 第67-70页 |
| 第四章 基于SETMOS混合结构的类伪NMOS逻辑 | 第70-94页 |
| ·类伪NMOS逻辑的提出 | 第71-74页 |
| ·类伪NMOS逻辑的概念及体系结构 | 第71页 |
| ·验证 | 第71-74页 |
| ·类伪NMOS反相器 | 第74-77页 |
| ·类伪NMOS反相器结构与模拟 | 第74页 |
| ·类伪NMOS反相器的电压传输曲线VTC及影响因素 | 第74-77页 |
| ·类伪NMOS反相器延迟的减小 | 第77页 |
| ·类伪NMOS逻辑的性能 | 第77-82页 |
| ·电压摆幅 | 第79页 |
| ·面积 | 第79-80页 |
| ·延迟 | 第80页 |
| ·功耗 | 第80-81页 |
| ·背景电荷和温度的影响 | 第81-82页 |
| ·类伪NMOS逻辑的驱动能力 | 第82-84页 |
| ·与传统MOSFETs逻辑的比较 | 第84-87页 |
| ·进一步验证：一位全加器 | 第87-91页 |
| ·基于类伪NMOS逻辑的一位全加器设计 | 第87-88页 |
| ·实验和讨论 | 第88-91页 |
| ·小结 | 第91-94页 |
| 第五章 基于SETMOS混合结构的可重构逻辑 | 第94-116页 |
| ·可重构反相器/缓冲器单元 | 第94-96页 |
| ·可重构类伪NMOS逻辑 | 第96-105页 |
| ·可重构类伪NMOS逻辑设计 | 第96-98页 |
| ·可重构类伪NMOS逻辑的模拟与性能分析 | 第98-103页 |
| ·可重构类伪NMOS逻辑与其他逻辑的比较 | 第103-105页 |
| ·可重构单SET多输入逻辑 | 第105-114页 |
| ·单输入单电子晶体管单元与多输入单电子晶体管单元 | 第105-106页 |
| ·一种典型的可重构单SET多输入逻辑：可重构NAND/NOR逻辑 | 第106-109页 |
| ·可重构NAND/NOR逻辑模拟与验证 | 第109-110页 |
| ·可重构NAND/NOR逻辑性能分析 | 第110-114页 |
| ·小结 | 第114-116页 |
| 第六章 结束语 | 第116-120页 |
| ·工作总结 | 第116-117页 |
| ·研究展望 | 第117-120页 |
| 致谢 | 第120-122页 |
| 参考文献 | 第122-136页 |
| 作者在学期间取得的学术成果 | 第136-138页 |
