| 目录 | 第1-6页 |
| 表目录 | 第6-7页 |
| 图目录 | 第7-9页 |
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-17页 |
| ·纳米级物理设计面临的挑战 | 第12-14页 |
| ·课题来源和研究意义 | 第14-15页 |
| ·本文的组织结构 | 第15-17页 |
| 第二章 YHFT-DX 芯片共享存储体的布局布线优化 | 第17-34页 |
| ·共享存储体的层次结构和布局规划 | 第17-20页 |
| ·层次结构 | 第17-18页 |
| ·布局规划 | 第18-20页 |
| ·共享存储体的布局优化 | 第20-28页 |
| ·底层 bank 模块的布局优化 | 第20-25页 |
| ·顶层的布局优化 | 第25-28页 |
| ·电源地分布网络的优化设计 | 第28-33页 |
| ·电源地分布网络的设计目标 | 第28-29页 |
| ·电源地分布网络的优化方法 | 第29-32页 |
| ·电源地分布网络的性能分析 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第三章 YHFT-DX 芯片共享存储体的时钟树设计 | 第34-52页 |
| ·时钟偏差介绍 | 第34-36页 |
| ·共享存储体时钟树的设计思想 | 第36-41页 |
| ·时钟结构特点 | 第36-37页 |
| ·底层 bank 模块时钟树的设计思想 | 第37-39页 |
| ·顶层时钟树的设计思想 | 第39-41页 |
| ·共享存储体时钟树的设计实现 | 第41-45页 |
| ·底层 bank 模块时钟树的结构和布局 | 第41-43页 |
| ·顶层时钟树的结构和布局 | 第43-44页 |
| ·时钟布线 | 第44-45页 |
| ·共享存储体时钟树的性能分析 | 第45-51页 |
| ·底层 bank 模块时钟树的实现结果 | 第45-46页 |
| ·顶层时钟树的实现结果 | 第46-47页 |
| ·整个时钟树的结果分析 | 第47-51页 |
| ·本章小结 | 第51-52页 |
| 第四章 YHFT-DX 芯片共享存储体的数据通路优化 | 第52-65页 |
| ·长线互连优化 | 第52-60页 |
| ·延时优化 | 第52-55页 |
| ·串扰优化 | 第55-60页 |
| ·总线结构优化 | 第60-63页 |
| ·总线结构介绍 | 第60-62页 |
| ·总线结构实现 | 第62-63页 |
| ·本章小结 | 第63-65页 |
| 第五章 全文总结和工作展望 | 第65-67页 |
| ·全文总结 | 第65-66页 |
| ·工作展望 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 作者在学期间参与的项目和取得的学术成果 | 第71页 |
