| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-10页 |
| 第一章 绪论 | 第10-16页 |
| ·研究的背景及意义 | 第10-12页 |
| ·国内外的研究现状及发展趋势 | 第12-14页 |
| ·研究的主要内容及论文的组织结构 | 第14-16页 |
| 第二章 实时波前算法 | 第16-24页 |
| ·实时波前处理机的主要运算任务 | 第16页 |
| ·波前运算原理及特点 | 第16-21页 |
| ·波前斜率运算及并行性特点 | 第17页 |
| ·波前复原运算及并行性特点 | 第17-19页 |
| ·波前控制运算及并行性特点 | 第19-21页 |
| ·波前处理机的实时性分析 | 第21-22页 |
| ·本章小结 | 第22-24页 |
| 第三章 基于 FPGA＋多核 DSP 波前处理平台 | 第24-34页 |
| ·系统硬件平台架构 | 第24-25页 |
| ·核心处理芯片 | 第25-26页 |
| ·多核 DSP | 第25页 |
| ·TMS320C6678 简介 | 第25-26页 |
| ·通信方式 | 第26-31页 |
| ·FPGA 与 DSP 之间的交互通信 | 第27页 |
| ·串行 RapidIO 协议简介 | 第27-29页 |
| ·DSP 芯片间的 Hyperlink 通信 | 第29-31页 |
| ·系统任务分配 | 第31-32页 |
| ·本章小结 | 第32-34页 |
| 第四章 基于多核 DSP 的波前复原和控制运算实时性研究 | 第34-56页 |
| ·并行处理技术概念 | 第34页 |
| ·多核处理器的并行处理 | 第34-38页 |
| ·多核任务执行方案 | 第35-36页 |
| ·多核同步通信 | 第36-37页 |
| ·并行任务流程安排 | 第37-38页 |
| ·流水线技术 | 第38-40页 |
| ·内存分布 | 第40-42页 |
| ·C6678 处理器运算速度 | 第41-42页 |
| ·内存划分方案 | 第42页 |
| ·SRIO 数据通信实现 | 第42-50页 |
| ·SRIO 读写实现 | 第42-48页 |
| ·通用输入/输出（GPIO） | 第48-50页 |
| ·运算规模扩展 | 第50-54页 |
| ·DSP C6678 处理能力及规模扩展分析 | 第50-51页 |
| ·Hyperlink 读写通信 | 第51-53页 |
| ·Hyperlink 数据传输 | 第53-54页 |
| ·本章小结 | 第54-56页 |
| 第五章 实验及改进 | 第56-66页 |
| ·实验条件 | 第56-58页 |
| ·开发平台 | 第56-57页 |
| ·软件开发工具 | 第57-58页 |
| ·实验测试及结果分析 | 第58-62页 |
| ·实验测试 | 第58-59页 |
| ·性能分析 | 第59-62页 |
| ·改进方案 | 第62-65页 |
| ·流程安排 | 第62-64页 |
| ·测试结果 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 第六章 总结与展望 | 第66-68页 |
| ·论文工作总结 | 第66-67页 |
| ·下一步研究方向 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 攻读硕士学位期间发表的论文 | 第71页 |