| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·移动通信系统发展概述 | 第7-8页 |
| ·信道编码理论 | 第8-9页 |
| ·TURBO 码的引入 | 第9-10页 |
| ·论文结构安排 | 第10-11页 |
| 第二章 TURBO 码原理 | 第11-33页 |
| ·TURBO 码的编码 | 第11-14页 |
| ·TURBO 码的编码结构 | 第11-12页 |
| ·分量码 | 第12-13页 |
| ·交织器 | 第13-14页 |
| ·删余 | 第14页 |
| ·TURBO 码的译码 | 第14-25页 |
| ·TURBO 码的译码结构 | 第14-15页 |
| ·MAP 算法 | 第15-19页 |
| ·LOG-MAP 算法 | 第19-20页 |
| ·其它 MAP 类算法简介 | 第20-21页 |
| ·SOVA 算法 | 第21-24页 |
| ·SOVA 类算法简介 | 第24-25页 |
| ·TURBO 码的性能仿真分析 | 第25-31页 |
| ·TURBO 码仿真平台 | 第25-26页 |
| ·不同译码算法对 TURBO 码性能的影响 | 第26-27页 |
| ·不同分量码对 TURBO 码性能的影响 | 第27-28页 |
| ·不同交织长度对 TURBO 码性能的影响 | 第28-29页 |
| ·不同编码速率对 TURBO 码性能的影响 | 第29-30页 |
| ·不同迭代次数对 TURBO 码性能的影响 | 第30-31页 |
| ·TURBO 码设计中参数的选择 | 第31页 |
| ·本章小结 | 第31-33页 |
| 第三章 高速 TURBO 码设计中关键技术 | 第33-55页 |
| ·TURBO 码的并行译码 | 第33-36页 |
| ·并行分块译码结构 | 第33-34页 |
| ·冗余信息长度的选择 | 第34-35页 |
| ·分块大小的选择 | 第35-36页 |
| ·滑动窗译码算法 | 第36-39页 |
| ·RADIX-2^X 算法 | 第39-43页 |
| ·RADIX -4 译码算法 | 第40-41页 |
| ·RADIX -8/16 译码算法 | 第41-43页 |
| ·其它关键技术简介 | 第43-46页 |
| ·无冲突交织器 | 第43-44页 |
| ·NII（NEXT ITERATION INTIALIZATION） | 第44-46页 |
| ·低延时高速 TURBO 码设计 | 第46-53页 |
| ·基本译码参数的选择 | 第46页 |
| ·高速 TURBO 码译码器译码结构的构造 | 第46-47页 |
| ·基于比特的无冲突交织器（BCF）设计 | 第47-49页 |
| ·改进后的译码结构 | 第49-51页 |
| ·定点量化 | 第51-53页 |
| ·本章小结 | 第53-55页 |
| 第四章 高速 TURBO 码译码器的硬件设计 | 第55-71页 |
| ·高速 TURBO 码译码器的系统架构 | 第55-56页 |
| ·顶层模块与时序控制 | 第56-59页 |
| ·SISO 译码模块设计 | 第59-62页 |
| ·GAMMA 计算模块 | 第59-60页 |
| ·ALPHA、BETA 计算模块 | 第60-62页 |
| ·对数似然比计算模块 | 第62页 |
| ·其它模块简介 | 第62-66页 |
| ·双口 RAM 存储模块 | 第63-65页 |
| ·外信息计算模块 | 第65页 |
| ·交织模块与硬判决模块 | 第65-66页 |
| ·FPGA 设计综合结果 | 第66-69页 |
| ·本章小结 | 第69-71页 |
| 第五章 结束语 | 第71-73页 |
| ·论文总结 | 第71页 |
| ·不足与展望 | 第71-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 附录 | 第79-93页 |