DDR3控制器的研究

摘要	第1-4页
Abstract	第4-7页
第一章 绪论	第7-11页
·内部存储概述	第7页
·DDR 的发展	第7-9页
·研究意义	第9页
·本论文的研究内容	第9-11页
第二章 DDR3 的结构和命令操作	第11-27页
·DDR3 引脚	第11-13页
·基本指令	第13-15页
·内部结构	第15-17页
·模式寄存器	第17-20页
·读写时序	第20-27页
·读操作	第22-26页
·写操作	第26-27页
第三章 DDR3 控制器的实现	第27-45页
·设计工具	第27页
·DDR3 控制器系统设计	第27-30页
·设计方法	第27-28页
·控制器结构	第28-30页
·时钟模块	第30-31页
·控制模块	第31-40页
·初始化模块	第31-33页
·状态产生模块	第33-37页
·命令产生模块	第37-39页
·刷新模块	第39-40页
·数据通道	第40-45页
·写通道	第41页
·读通道	第41-45页
第四章 功能测试与验证	第45-53页
·时钟模块测试	第45页
·控制模块	第45-50页
·刷新模块	第45-46页
·状态产生模块	第46-48页
·命令产生模块	第48-50页
·整体测试	第50页
·基于 QuartusⅡ软件和 FPGA 的验证	第50-53页
第五章 总结与展望	第53-57页
·总结和不足	第53页
·技术展望	第53-57页
致谢	第57-59页
参考文献	第59-61页
作者在读期间的成果	第61-62页