| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究背景及意义 | 第7-8页 |
| ·高速大容量存储器中关键技术的研究现状 | 第8-9页 |
| ·本文所做工作及论文结构 | 第9-11页 |
| 第二章 高速大容量存储系统总体研究 | 第11-21页 |
| ·高速大容量存储器总体方案 | 第11页 |
| ·高速大容量存储器技术研究 | 第11-19页 |
| ·存储系统接口总线控制技术 | 第12-16页 |
| ·可靠性操作模块技术 | 第16-19页 |
| ·本章小结 | 第19-21页 |
| 第三章 高速大容量存储系统中关键技术研究 | 第21-47页 |
| ·SATA3.0 协议分析 | 第21-34页 |
| ·物理层 | 第22-25页 |
| ·链路层 | 第25-31页 |
| ·传输层 | 第31-34页 |
| ·命令层 | 第34页 |
| ·RS(255,239) 编解码算法分析 | 第34-45页 |
| ·有限域（伽罗华域）的相关理论 | 第34-37页 |
| ·编码器原理 | 第37-39页 |
| ·译码器原理 | 第39-45页 |
| ·本章小结 | 第45-47页 |
| 第四章 SATA3.0 主要协议层的 FPGA 实现 | 第47-57页 |
| ·接口设计方案概述 | 第47-48页 |
| ·物理层 | 第48-50页 |
| ·链路层与传输层 | 第50-55页 |
| ·控制状态机 | 第51-53页 |
| ·CRC-32 实现 | 第53-54页 |
| ·加扰与解扰实现 | 第54-55页 |
| ·原语生成与检测 | 第55页 |
| ·本章小结 | 第55-57页 |
| 第五章 RS(255,239)编译码器的 FPGA 实现 | 第57-69页 |
| ·伽罗华域乘法器设计 | 第57-58页 |
| ·多项式导数的计算 | 第58-59页 |
| ·编码器的结构与仿真 | 第59-60页 |
| ·译码器的结构与仿真 | 第60-67页 |
| ·伴随式的计算与仿真 | 第61-62页 |
| ·关键方程的计算与仿真 | 第62-63页 |
| ·错误位置的计算与仿真 | 第63-64页 |
| ·错误值的计算与仿真 | 第64-66页 |
| ·译码器整个过程的仿真分析 | 第66-67页 |
| ·本章小结 | 第67-69页 |
| 结束语 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 攻读学位期间参加科研和发表论文情况 | 第75-76页 |