| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 符号说明 | 第10-12页 |
| 第一章 绪论 | 第12-18页 |
| ·课题背景与研究意义 | 第13-16页 |
| ·论文的组织结构 | 第16-18页 |
| 第二章 AMBA片上总线与DDRn SDRAM介绍 | 第18-27页 |
| ·AMBA 4片上总线 | 第18-24页 |
| ·AXI 4总线 | 第18-21页 |
| ·AXI4-Lite总线 | 第21-22页 |
| ·APB 4总线 | 第22-24页 |
| ·DDRn SDRAM | 第24-26页 |
| ·SDR SDRAM | 第24页 |
| ·DDRn SDRAM | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 设计与综合 | 第27-60页 |
| ·头文件 | 第28-29页 |
| ·IO模块 | 第29-30页 |
| ·数字延迟线(DelayLine) | 第30-33页 |
| ·复位同步器(ResetSynchronizer) | 第33-36页 |
| ·AXI4-Lite接口AXI4Lite_IF | 第36-39页 |
| ·APB接口APB_IF | 第39页 |
| ·寄存器文件RegFile | 第39-44页 |
| ·控制寄存器CTL | 第40-41页 |
| ·状态寄存器STS | 第41-42页 |
| ·中断寄存器INT | 第42页 |
| ·配置寄存器0,CFG0 | 第42-43页 |
| ·配置寄存器1,CFG1 | 第43页 |
| ·配置寄存器2,CFG2 | 第43-44页 |
| ·配置寄存器3,CFG3 | 第44页 |
| ·异步FIFO AsyncFIFO | 第44-48页 |
| ·主状态机FSM | 第48-53页 |
| ·低功耗设计 | 第53页 |
| ·可验证性设计DFV | 第53-56页 |
| ·综合 | 第56-59页 |
| ·本章小结 | 第59-60页 |
| 第四章 多层次验证 | 第60-82页 |
| ·AXI4-Lite和APB接口模型 | 第62-64页 |
| ·AXI4-Lite和APB的BFM模型 | 第64-66页 |
| ·受控的随机激励 | 第66-67页 |
| ·覆盖率 | 第67-70页 |
| ·断言 | 第70-74页 |
| ·时序仿真 | 第74-75页 |
| ·Makefile | 第75-76页 |
| ·Perl | 第76-79页 |
| ·STA | 第79-81页 |
| ·本章小结 | 第81-82页 |
| 第五章 总结与展望 | 第82-84页 |
| 参考文献 | 第84-88页 |
| 致谢 | 第88-89页 |
| 攻读硕士学位期间取得的科研成果 | 第89-90页 |
| 学位论文评阅及答辩情况表 | 第90页 |