基于FPGA的高速跳频系统研究
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-15页 |
| ·课题背景及目的意义 | 第9-10页 |
| ·跳频技术的国内外现状 | 第10-13页 |
| ·跳频编码的研究现状 | 第11页 |
| ·频率合成器的研究现状 | 第11-13页 |
| ·跳频通信研究现状 | 第13页 |
| ·课题的研究内容 | 第13-15页 |
| 第2章 跳频系统原理 | 第15-30页 |
| ·跳频系统的频率合成器 | 第15-23页 |
| ·直接频率合成技术 | 第16-17页 |
| ·锁相环频率合成技术 | 第17-18页 |
| ·直接数字频率合成技术 | 第18-21页 |
| ·几种常用的组合频率合成技术 | 第21-23页 |
| ·跳频序列编码 | 第23-26页 |
| ·跳频序列的技术指标 | 第23-24页 |
| ·m 序列理论研究 | 第24-26页 |
| ·跳频系统的调制解调 | 第26-29页 |
| ·模拟调制解调方式 | 第26-27页 |
| ·数字调制解调 | 第27-29页 |
| ·本章小结 | 第29-30页 |
| 第3章 高速跳频系统的硬件平台的研究与实现 | 第30-47页 |
| ·硬件平台的总体框图的介绍 | 第30-31页 |
| ·发送单元的设计 | 第31-38页 |
| ·TMS320LF2407 | 第31页 |
| ·上变频器（AD9857） | 第31-35页 |
| ·频率合成器（AD9858） | 第35-37页 |
| ·其他模块 | 第37-38页 |
| ·接收单元的设计 | 第38-43页 |
| ·AD 转换器件（AD6640） | 第38-40页 |
| ·数字下变频器件（AD6620） | 第40-43页 |
| ·基带数据处理单元 | 第43-46页 |
| ·本章小结 | 第46-47页 |
| 第4章 系统软件的设计 | 第47-53页 |
| ·系统初始化 | 第47-50页 |
| ·AD9857 的初始化 | 第47-49页 |
| ·AD6620 的初始化 | 第49-50页 |
| ·跳频序列码 | 第50-51页 |
| ·数字调制解调 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第5章 调试与结果 | 第53-58页 |
| ·调试软件介绍 | 第53-54页 |
| ·跳频序列码的生成 | 第54-55页 |
| ·数字调制的仿真 | 第55-56页 |
| ·初步结果与分析 | 第56-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 附录 实验板 | 第63-65页 |
| 致谢 | 第65页 |
