基于DSP和FPGA的高速高精度数据采集系统
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 1 绪论 | 第11-22页 |
| ·课题来源 | 第11页 |
| ·课题的目的和意义 | 第11-12页 |
| ·国内外研究现状 | 第12-21页 |
| ·课题研究内容 | 第21-22页 |
| 2 系统总体方案设计 | 第22-36页 |
| ·主要器件选择 | 第22-31页 |
| ·系统总体方案设计 | 第31-35页 |
| ·系统总体工作流程 | 第35-36页 |
| 3 A/D 转换模块设计 | 第36-47页 |
| ·MAX19541 的工作模式 | 第36-37页 |
| ·模拟输入电路 | 第37-39页 |
| ·时钟输入电路 | 第39-44页 |
| ·双ADC 并行采样电路 | 第44-47页 |
| 4 高速大容量数据存储 | 第47-61页 |
| ·数据分相存储的原理 | 第47-48页 |
| ·数据分相存储的电路实现 | 第48-50页 |
| ·读写地址产生逻辑设计 | 第50-56页 |
| ·数据存储控制逻辑 | 第56-61页 |
| 5 DSP 控制与低速多通道数据采集 | 第61-66页 |
| ·DSP 自带的A/D 模块 | 第61-62页 |
| ·低速多通道数据采集子程序设计 | 第62-63页 |
| ·DSP 控制硬件电路设计 | 第63-66页 |
| 6 USB 总线接口设计 | 第66-73页 |
| ·USB 接口电路的实现 | 第66-67页 |
| ·ISP1581 的固件编程 | 第67-73页 |
| 7 系统核心电路仿真 | 第73-81页 |
| ·数据分相控制仿真 | 第73-74页 |
| ·数据、地址同步时钟生成电路仿真 | 第74-76页 |
| ·存储器写地址生成电路仿真 | 第76-77页 |
| ·DSP 读存储器地址生成电路仿真 | 第77-78页 |
| ·地址同步输出电路仿真 | 第78-79页 |
| ·触发控制电路仿真 | 第79-81页 |
| 8 结论及展望 | 第81-83页 |
| ·结论 | 第81-82页 |
| ·展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-89页 |
| 附录1 攻读学位期间发表论文目录 | 第89页 |
