低截获概率雷达信号积累及存储设计
摘要 | 第1-4页 |
ABSTRACT | 第4-7页 |
第一章 绪论 | 第7-10页 |
§1.1 研究目的、背景、意义 | 第7-8页 |
§1.2 国内外发展现状 | 第8-9页 |
§1.3 论文的内容安排 | 第9-10页 |
第二章 低截获概率雷达及相位编码技术 | 第10-22页 |
§2.1 低截获概率雷达定义及分析 | 第10-15页 |
·截获因子 | 第10-11页 |
·雷达各参数对低截获性能的影响 | 第11-13页 |
·低截获概率雷达的系统要求 | 第13-15页 |
§2.2 二相码编码及多普勒补偿方法 | 第15-22页 |
·二相码编码信号分析 | 第15-17页 |
·动目标检测(MTD)原理 | 第17-18页 |
·基于MTD 的二相码多普勒频移补偿方法 | 第18-22页 |
第三章 LFMCW频域配对技术 | 第22-31页 |
§3.1 LFMCW 雷达工作原理 | 第22-23页 |
§3.2 差拍回波信号特性 | 第23-27页 |
·差拍回波信号分析 | 第23-26页 |
·差拍频谱距离速度耦合分析 | 第26-27页 |
§3.3 差拍信号频域配对法 | 第27-31页 |
·对称三角形调频连续波信号分析 | 第27-28页 |
·频域配对法 | 第28-31页 |
第四章 LFMCW的MTD-频域配对技术 | 第31-40页 |
§4.1 LFMCW 雷达中的MTD 方法 | 第31-36页 |
·LFMCW 雷达的MTI 技术 | 第31-34页 |
·LFMCW 雷达的MTD 实现 | 第34-36页 |
§4.2 MTD-频域配对法 | 第36-40页 |
·MTD-频域配对法分析 | 第36-37页 |
·MTD-频域配对法验证 | 第37-40页 |
第五章 大容量SDRAM 存储器的实现 | 第40-59页 |
§5.1 可编程逻辑器件的选择 | 第41-46页 |
·可编程逻辑器件FPGA 和CPLD 的比较 | 第41-42页 |
·可编程逻辑器件FPGA 的选择 | 第42-44页 |
·FPGA 设计方式及原则 | 第44-46页 |
§5.2 SDRAM 器件介绍 | 第46-52页 |
·SDRAM 器件介绍 | 第46-52页 |
§5.3 SDRAM 控制器的实现 | 第52-59页 |
·硬件设计说明 | 第52页 |
·总体设计框图 | 第52-54页 |
·模块设计及参数性能说明 | 第54-59页 |
总结 | 第59-61页 |
致谢 | 第61-62页 |
参考文献 | 第62-64页 |
作者在攻读硕士学位期间发表的论文 | 第64-65页 |