| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·引言 | 第9页 |
| ·纠错码的应用和发展 | 第9-11页 |
| ·本课题的研究意义 | 第11-12页 |
| ·本论文的章节安排 | 第12页 |
| ·本章小结 | 第12-13页 |
| 第二章 卷积码的基础知识 | 第13-18页 |
| ·卷积码的基本概念 | 第13-14页 |
| ·卷积码的表示方法 | 第14-17页 |
| ·状态图表示法 | 第15页 |
| ·网格图表示法 | 第15-17页 |
| ·本章小结 | 第17-18页 |
| 第三章 维特比译码算法 | 第18-26页 |
| ·最大似然译码 | 第18-20页 |
| ·维特比算法的基本原理 | 第20-22页 |
| ·硬判决译码和软判决译码 | 第22-25页 |
| ·本章小结 | 第25-26页 |
| 第四章 交织和解交织技术 | 第26-28页 |
| ·行列交织器 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第五章 卷积码编码器和维特比译码器的FPGA实现 | 第28-50页 |
| ·可编程逻辑器件与数字系统的设计 | 第28-33页 |
| ·可编程逻辑器件概述 | 第28-29页 |
| ·FPGA的设计方法和设计规则 | 第29-30页 |
| ·EDA技术的开发平台和设计流程 | 第30-32页 |
| ·硬件描述语言VHDL | 第32-33页 |
| ·卷积码编码器和交织器的FPGA实现 | 第33-38页 |
| ·卷积码编码器的FPGA实现 | 第33-35页 |
| ·交织器的FPGA实现 | 第35-38页 |
| ·Viterbi译码器的FPGA实现 | 第38-49页 |
| ·硬判决Viterbi译码器的FPGA实现 | 第38-45页 |
| ·软判决Viterbi译码器的FPGA实现 | 第45-47页 |
| ·解交织器的FPGA实现 | 第47页 |
| ·Viterbi译码器设计过程中问题 | 第47-49页 |
| ·本章小结 | 第49-50页 |
| 第六章 维特比译码器的仿真及其性能分析 | 第50-55页 |
| ·硬判决Viterbi译码器的仿真及性能分析 | 第50-51页 |
| ·软判决Viterbi译码器的仿真及性能分析 | 第51-52页 |
| ·加交织器的硬判决Viterbi译码器的仿真及性能分析 | 第52-53页 |
| ·硬判决和软判决Viterbi译码器的性能比较 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 发表论文和参加科研情况说明 | 第57-58页 |
| 致谢 | 第58页 |