| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-19页 |
| ·基于FPGA和Verilog HDL语言的数字电路设计方法 | 第9-13页 |
| ·基于FPGA的数字逻辑电路设计 | 第9-10页 |
| ·硬件描述语言(HDL) | 第10-11页 |
| ·设计方法及开发平台 | 第11-13页 |
| ·IP核复用技术 | 第13-16页 |
| ·本文研究的目的和意义 | 第16-18页 |
| ·本文内容安排 | 第18-19页 |
| 第二章 PID控制算法 | 第19-25页 |
| ·基本的数字PID控制算法 | 第19-22页 |
| ·数字PID的改进算法 | 第22-25页 |
| 第三章 算法实现的关键问题处理思路 | 第25-32页 |
| ·运算数的浮点表示及在电路设计中的处理 | 第25-29页 |
| ·运算的数的表示方法 | 第25-26页 |
| ·PID三部分的乘积对阶求和处理 | 第26-29页 |
| ·积分块累加运算处理 | 第29-30页 |
| ·积分分离算法的实施及对防止累加溢出问题的分析 | 第30-32页 |
| ·积分分离算法的实施 | 第30页 |
| ·积分分离算法对解决累加器可能溢出问题的贡献 | 第30-32页 |
| 第四章 PID算法的逻辑电路实现 | 第32-67页 |
| ·数字PID控制器设计的总体方案 | 第32-36页 |
| ·总体设计框图和功能模块划分 | 第32-34页 |
| ·外围电路 | 第34-36页 |
| ·求偏差量模块的实现 | 第36-37页 |
| ·功能实现 | 第36页 |
| ·时序仿真 | 第36-37页 |
| ·积分模块的实现 | 第37-40页 |
| ·功能实现 | 第37-39页 |
| ·时序仿真 | 第39-40页 |
| ·微分模块的实现 | 第40-42页 |
| ·功能实现 | 第40-41页 |
| ·时序仿真 | 第41-42页 |
| ·运用Booth补码一位乘算法设计的乘法器 | 第42-52页 |
| ·Booth补码一位乘算法 | 第42-44页 |
| ·Booth补码一位乘算法的硬件实现电路 | 第44-48页 |
| ·补码乘法器的时序仿真 | 第48-52页 |
| ·乘积对阶求和逻辑模块的实现 | 第52-60页 |
| ·移位值计算模块的实现 | 第53-55页 |
| ·移位值计算模块时序仿真 | 第55-56页 |
| ·移位器的实现 | 第56-58页 |
| ·移位器模块和对阶模块综合仿真 | 第58-60页 |
| ·各模块的工作时序控制及电路实现 | 第60-67页 |
| ·整个电路模块的工作步骤 | 第60-62页 |
| ·各步骤实现的控制时序电路实现 | 第62-65页 |
| ·总体控制模块时序仿真 | 第65-67页 |
| 第五章 速度性能分析 | 第67-74页 |
| ·微处理器实现PID算法处理速度的分析 | 第67-68页 |
| ·基于FPGA设计的PID控制器采样处理速度 | 第68-74页 |
| 第六章 配置方法和配置电路 | 第74-79页 |
| ·FLEX6000系列芯片的配置方法 | 第74-76页 |
| ·EPF6010的配置电路 | 第76-79页 |
| 第七章 系统开发体会与课题总结 | 第79-84页 |
| ·系统开发的几点体会 | 第79-83页 |
| ·时钟策略 | 第79-80页 |
| ·异步输入解决方案 | 第80-83页 |
| ·课题总结 | 第83-84页 |
| ·研究工作总结 | 第83页 |
| ·尚待深入研究的问题 | 第83-84页 |
| 致谢 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 攻读硕士学位期间发表的论文 | 第88页 |