| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 图形列表 | 第9-12页 |
| 表格列表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 引言 | 第16-19页 |
| ·移动通信系统的发展 | 第16页 |
| ·B3G 的系统定义及技术要求 | 第16-17页 |
| ·本论文的主要研究内容和贡献 | 第17-18页 |
| ·课题来源 | 第17页 |
| ·本论文内容安排 | 第17-18页 |
| ·小结 | 第18-19页 |
| 第二章 开发环境与工具 | 第19-26页 |
| ·FPGA 设计的一般流程 | 第19页 |
| ·开发工具 | 第19-22页 |
| ·ISE | 第20页 |
| ·ModelSim | 第20-21页 |
| ·ChipScope | 第21-22页 |
| ·Verilog 硬件描述语言 | 第22页 |
| ·器件简介 | 第22-25页 |
| ·Xilinx Virtex-II Pro 系列XC2VP70 芯片 | 第23-24页 |
| ·模数转换器AD6644 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 B3G TDD 下行链路中的同步技术和OFDM 解调 | 第26-42页 |
| ·OFDM 技术介绍 | 第26-28页 |
| ·OFDM 基本原理 | 第26-27页 |
| ·OFDM 优缺点 | 第27-28页 |
| ·同步技术介绍 | 第28-31页 |
| ·时间同步和频率同步 | 第28-29页 |
| ·常用同步技术概述 | 第29-31页 |
| ·B3G TDD 下行链路中的同步技术和OFDM 解调 | 第31-41页 |
| ·B3G TDD 下行链路简介 | 第31-33页 |
| ·B3G TDD 下行链路的同步技术 | 第33-39页 |
| ·B3G TDD 下行链路的OFDM 解调 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 同步技术和OFDM 解调的FPGA 设计与实现 | 第42-69页 |
| ·B3G TDD 下行链路的FPGA 总体设计 | 第42页 |
| ·多天线接收板的FPGA 设计 | 第42-44页 |
| ·同步技术的FPGA 设计与实现 | 第44-59页 |
| ·时间同步模块 | 第45-47页 |
| ·频率粗同步模块 | 第47-52页 |
| ·频率精同步模块 | 第52-54页 |
| ·定时恢复模块 | 第54-57页 |
| ·尾帧检测模块 | 第57-58页 |
| ·AGC/AFC 辅助模块 | 第58-59页 |
| ·OFDM 解调的FPGA 设计与实现 | 第59-68页 |
| ·单天线OFDM 解调模块 | 第60-64页 |
| ·Rocket I/O 接口模块 | 第64-68页 |
| ·本章小结 | 第68-69页 |
| 第五章 设计验证与性能分析 | 第69-79页 |
| ·设计验证 | 第69-77页 |
| ·设计验证流程 | 第69页 |
| ·模块的验证结果 | 第69-74页 |
| ·链路的验证结果 | 第74-77页 |
| ·性能分析 | 第77-78页 |
| ·资源占用 | 第77-78页 |
| ·运行速度 | 第78页 |
| ·本章小结 | 第78-79页 |
| 第六章 总结 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-83页 |
| 硕士研究生期间的研究成果 | 第83-84页 |
| 个人简历 | 第84页 |
