MCU低功耗设计技术及其功耗分析
| 中文摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·低功耗设计的必要性 | 第7-8页 |
| ·目前的低功耗设计及评估方法 | 第8-9页 |
| ·作者的主要工作以及本文的结构 | 第9-11页 |
| ·作者的主要工作 | 第9-10页 |
| ·本文结构 | 第10-11页 |
| 第二章 低功耗集成电路设计技术 | 第11-30页 |
| ·工艺和电路级优化 | 第14-17页 |
| ·工艺级优化 | 第14-15页 |
| ·电路级优化 | 第15-17页 |
| ·逻辑级优化 | 第17-20页 |
| ·路径长度相等优化 | 第17-18页 |
| ·尺寸缩放优化 | 第18-19页 |
| ·树形结构 | 第19页 |
| ·其它逻辑级优化方式 | 第19-20页 |
| ·寄存器传输级优化 | 第20-25页 |
| ·门控时钟技术 | 第20-23页 |
| ·存储器分块访问技术 | 第23页 |
| ·操作数隔离技术 | 第23-24页 |
| ·总线编码风格问题 | 第24-25页 |
| ·行为架构级优化 | 第25-27页 |
| ·预计算结构 | 第26-27页 |
| ·并行结构 | 第27页 |
| ·软件与系统级优化 | 第27-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 时序器件锁存原理及结构特性 | 第30-43页 |
| ·双稳态原理 | 第30-33页 |
| ·基于路选器的基本锁存单元 | 第33页 |
| ·改进的锁存单元 | 第33-36页 |
| ·触发器的结构及特性 | 第36-42页 |
| ·触发器时序和功能特性 | 第36-37页 |
| ·主从触发器 | 第37-39页 |
| ·维持－阻塞触发器 | 第39页 |
| ·并行触发器 | 第39-40页 |
| ·脉冲触发器 | 第40-41页 |
| ·基于敏感放大器的边沿触发器 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 高速低功耗触发器研究 | 第43-53页 |
| ·隐式脉冲触发器介绍 | 第43-45页 |
| ·数据近输出显式脉冲触发器 | 第45-46页 |
| ·全静态显式脉冲触发器 | 第46-48页 |
| ·输出反馈控制选择性放电半静态触发器 | 第48-51页 |
| ·时钟脉冲生成单元 | 第48-49页 |
| ·仿真结果及性能比较 | 第49-51页 |
| ·触发器时序及功耗库文件的建立 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 MCU功耗估计与分析 | 第53-61页 |
| ·MCU验证与分析平台简介 | 第53-55页 |
| ·全芯片混合信号仿真 | 第55-58页 |
| ·典型功耗影响分析 | 第58-60页 |
| ·本章小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 发表论文和科研情况说明 | 第65-66页 |
| 发表的论文: | 第65页 |
| 参与的科研项目: | 第65-66页 |
| 致谢 | 第66页 |
