CLB-PVCI总线桥的设计
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 致谢 | 第7-11页 |
| 插图清单 | 第11-13页 |
| 表格清单 | 第13-14页 |
| 第一章 前言 | 第14-26页 |
| ·集成电路技术的发展 | 第14-17页 |
| ·集成电路产业发展概述 | 第14-16页 |
| ·我国集成电路产业发展 | 第16-17页 |
| ·集成电路设计方法 | 第17-24页 |
| ·集成电路设计方法和工具的发展 | 第17-20页 |
| ·当代集成电路设计方法和流程 | 第20-24页 |
| ·课题的来源、研究目的和意义 | 第24-25页 |
| ·课题的来源 | 第24页 |
| ·研究目的 | 第24页 |
| ·课题的意义 | 第24-25页 |
| ·论文的结构安排 | 第25-26页 |
| 第二章 系统芯片与片上总线 | 第26-41页 |
| ·SOC与IP标准化 | 第26-34页 |
| ·系统芯片SOC与知识产权模块IP | 第26-29页 |
| ·基于IP重用的SOC设计方法学 | 第29-31页 |
| ·IP标准化 | 第31-34页 |
| ·片上总线与SOC设计 | 第34-39页 |
| ·层次化片上总线结构 | 第34-37页 |
| ·VSIA片上总线标准 | 第37-39页 |
| ·小结 | 第39-41页 |
| 第三章 CLB-PVCI桥的设计 | 第41-84页 |
| ·CLB-PVCI桥的位置和作用 | 第41-42页 |
| ·CLB-PVCI桥的位置 | 第41-42页 |
| ·CLB-PVCI桥的作用 | 第42页 |
| ·CLB总线及其协议 | 第42-47页 |
| ·CLB总线主设备与从设备 | 第43页 |
| ·CLB总线信号功能 | 第43-44页 |
| ·CLB总线信号说明 | 第44-46页 |
| ·时钟信号 | 第44页 |
| ·控制信号 | 第44-45页 |
| ·地址信号 | 第45页 |
| ·数据信号 | 第45-46页 |
| ·CLB总线协议 | 第46-47页 |
| ·读操作时序 | 第46-47页 |
| ·写操作时序 | 第47页 |
| ·符合PVCI标准的外设总线及其协议 | 第47-52页 |
| ·外设总线主设备与从设备 | 第48页 |
| ·外设总线信号功能 | 第48-49页 |
| ·外设总线信号说明 | 第49-50页 |
| ·时钟信号 | 第49页 |
| ·控制信号 | 第49-50页 |
| ·地址信号 | 第50页 |
| ·数据信号 | 第50页 |
| ·PVCI外设总线协议 | 第50-52页 |
| ·读操作时序 | 第50-51页 |
| ·写操作时序 | 第51-52页 |
| ·CLB-PVCI桥总体结构设计 | 第52-57页 |
| ·CLB-PVCI桥总体考虑 | 第52-54页 |
| ·概述 | 第52-53页 |
| ·CLB-PVCI桥结构框图 | 第53-54页 |
| ·CLB-PVCI桥信号功能 | 第54-55页 |
| ·几个相关问题及解决构思 | 第55-57页 |
| ·时钟与复位 | 第55页 |
| ·外设IP的选择 | 第55-56页 |
| ·数据对齐 | 第56页 |
| ·字节使能 | 第56页 |
| ·读写使能 | 第56-57页 |
| ·内部时序分析与设计 | 第57-65页 |
| ·状态定义 | 第57-58页 |
| ·正常数据传输的状态转移设计 | 第58-59页 |
| ·数据传输过程中的异常处理 | 第59页 |
| ·多周期传输中的地址获得 | 第59-60页 |
| ·典型操作的时序设计 | 第60-65页 |
| ·单周期写操作时序设计 | 第60-62页 |
| ·单周期读操作时序设计 | 第62-63页 |
| ·多周期读写操作时序设计 | 第63-64页 |
| ·插入等待状态的读写操作时序设计 | 第64-65页 |
| ·地址译码和外设IP选择模块 | 第65-73页 |
| ·概述 | 第65-66页 |
| ·信号定义及功能 | 第66-67页 |
| ·地址与参数 | 第67-69页 |
| ·地址构成 | 第67页 |
| ·参数定义 | 第67-69页 |
| ·CLB-PVCI桥选中的设计 | 第69-71页 |
| ·基地址译码设计 | 第70页 |
| ·有效偏移地址译码设计 | 第70-71页 |
| ·外设IP属性的获取 | 第71-73页 |
| ·外设IP地址计算 | 第72页 |
| ·外设IP选择信号与数据宽度 | 第72-73页 |
| ·数据通道模块的设计 | 第73-83页 |
| ·概述 | 第73-74页 |
| ·信号定义及功能 | 第74-75页 |
| ·数据信号字节使能 | 第75-76页 |
| ·写数据通道模块设计 | 第76-79页 |
| ·写数据寄存模块设计 | 第77-78页 |
| ·写数据选择模块设计 | 第78-79页 |
| ·读数据通道模块设计 | 第79-83页 |
| ·读数据获取模块设计 | 第80-81页 |
| ·读数据寄存模块设计 | 第81页 |
| ·读数据选择模块设计 | 第81-83页 |
| ·小结 | 第83-84页 |
| 第四章 CLB-PVCI桥的验证 | 第84-96页 |
| ·功能验证 | 第84-85页 |
| ·功能验证概述 | 第84页 |
| ·RTL仿真 | 第84-85页 |
| ·CLB-PVCI桥的RTL仿真 | 第85-95页 |
| ·测试平台与测试计划 | 第86-87页 |
| ·写数据仿真结果 | 第87-89页 |
| ·单周期写数据操作 | 第87-88页 |
| ·多周期写数据操作 | 第88-89页 |
| ·连续写数据操作 | 第89页 |
| ·读数据仿真结果 | 第89-92页 |
| ·单周期读数据操作 | 第90-91页 |
| ·多周期读数据操作 | 第91页 |
| ·连续读数据操作 | 第91-92页 |
| ·插入等待状态与错误 | 第92-94页 |
| ·插入等待状态的读写数据操作 | 第92-93页 |
| ·包含错误状态的读写数据操作 | 第93-94页 |
| ·仿真代码覆盖率 | 第94-95页 |
| ·小结 | 第95-96页 |
| 第五章 总结与展望 | 第96-97页 |
| ·论文工作总结 | 第96页 |
| ·进一步工作展望 | 第96-97页 |
| 参考文献 | 第97-101页 |
