| 中文摘要 | 第1-3页 |
| 英文摘要 | 第3-4页 |
| 目录 | 第4-6页 |
| 第一章 绪论 | 第6-17页 |
| §1．1 引言 | 第6页 |
| §1．2 高清晰度电视的发展历史 | 第6-9页 |
| §1．2．1 模拟HDTV | 第6-7页 |
| §1．2．2 数字HDTV | 第7-9页 |
| §1．3 两种标准简介 | 第9-16页 |
| §1．3．1 ATSC-16VSB标准 | 第9-12页 |
| §1．3．2 DVB-C标准 | 第12-16页 |
| §1．4 本文的工作和贡献 | 第16-17页 |
| 第二章 均衡器原理 | 第17-28页 |
| §2．1 均衡器的功能 | 第17-18页 |
| §2．2 自适应滤波器的原理 | 第18-20页 |
| §2．3 最小均方（LMS）算法 | 第20-22页 |
| §2．4 递推最小均方算法的收敛 | 第22-24页 |
| §2．5 最小均方误差算法中的梯度噪声及过量均方误差 | 第24-26页 |
| §2．6 判决反馈均衡器（DFE） | 第26-28页 |
| 第三章 应用于两种标准的均衡器 | 第28-47页 |
| §3．1 滤波器的结构 | 第28-31页 |
| §3．2 均衡器的级数和主径位置的确定 | 第31-33页 |
| §3．3 误差提取方式 | 第33-36页 |
| §3．3．1 ATSC-16VSB | 第33-34页 |
| §3．3．2 DVB-C | 第34-36页 |
| §3．4 均衡器步长和数据精度 | 第36-37页 |
| §3．4．1 步长 | 第36-37页 |
| §3．4．2 数据宽度和精度 | 第37页 |
| §3．5 复数均衡器的相位旋转 | 第37-39页 |
| §3．5．1 旋转0度 | 第37-38页 |
| §3．5．2 旋转90度 | 第38页 |
| §3．5．3 旋转180度 | 第38-39页 |
| §3．5．4 旋转270度 | 第39页 |
| §3．5．5 结论 | 第39页 |
| §3．6 仿真及其性能 | 第39-47页 |
| §3．6．1 仿真平台 | 第39-41页 |
| §3．6．2 噪声特性 | 第41-44页 |
| §3．6．3 抗多径性能 | 第44-45页 |
| §3．6．4 改进方案 | 第45-47页 |
| 第四章 芯片设计技术 | 第47-57页 |
| §4．1 芯片设计技术发展过程 | 第47-48页 |
| §4．1．1 手工设计阶段 | 第47页 |
| §4．1．2 CAD设计技术 | 第47页 |
| §4．1．3 EDA设计技术 | 第47-48页 |
| §4．1．4 SOC与ESDA设计技术 | 第48页 |
| §4．2 ASIC设计主要流程 | 第48-53页 |
| §4．2．1 系统级芯片设计（SOC） | 第50-51页 |
| §4．2．2 系统级芯片的类型 | 第51页 |
| §4．2．3 IP在SOC中的地位 | 第51-52页 |
| §4．2．4 软硬件协同设计 | 第52-53页 |
| §4．3 深亚微米技术下芯片设计方法 | 第53-55页 |
| §4．3．1 深亚微米技术带来的挑战 | 第53页 |
| §4．3．2 解决办法 | 第53-55页 |
| §4．4 常用的验证技术 | 第55-57页 |
| §4．4．1 动态验证技术 | 第55-56页 |
| §4．4．2 静态验证技术 | 第56-57页 |
| 第五章 均衡器的芯片实现 | 第57-74页 |
| §5．1 硬件结构划分 | 第57-58页 |
| §5．2 滤波器模块的IP化 | 第58-62页 |
| §5．2．1 IP设计流程 | 第58-59页 |
| §5．2．2 基于IP的均衡器 | 第59-62页 |
| §5．3 均衡器中的乘法器 | 第62-69页 |
| §5．3．1 快速加法器 | 第63-64页 |
| §5．3．2 快速乘法器 | 第64-69页 |
| §5．4 逻辑综合 | 第69-71页 |
| §5．4．1 综合的概念 | 第69页 |
| §5．4．2 综合步骤 | 第69-70页 |
| §5．4．3 基于data path设计的综合 | 第70-71页 |
| §5．5 验证与测试 | 第71-72页 |
| §5．5．1 激励源的编写 | 第71-72页 |
| §5．5．2 两种验证方法 | 第72页 |
| §5．6 结论 | 第72-74页 |
| 参考文献 | 第74-77页 |
| 致谢 | 第77页 |