针对于无线传感器节点的微控制器的研究与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第1章 绪论 | 第8-18页 |
| ·课题背景 | 第8-10页 |
| ·课题的技术背景 | 第8-9页 |
| ·课题研究的目的和意义 | 第9-10页 |
| ·相关问题的研究现状 | 第10-17页 |
| ·无线传感器网络研究现状 | 第10-11页 |
| ·无线传感器网络节点研究现状 | 第11-13页 |
| ·低功耗ASIC设计研究现状 | 第13-17页 |
| ·本论文的主要研究内容 | 第17-18页 |
| 第2章 低功耗设计研究 | 第18-28页 |
| ·芯片的功耗来源 | 第18-22页 |
| ·动态功耗的分析 | 第19-20页 |
| ·静态功耗的分析 | 第20-21页 |
| ·控制动态功耗和控制静态功耗之间的矛盾性 | 第21-22页 |
| ·降低芯片功耗的方法 | 第22-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 本设计中采用的低功耗设计 | 第28-37页 |
| ·系统层次上采用的低功耗设计方法 | 第28-29页 |
| ·结构层次上采用的低功耗设计方法 | 第29-30页 |
| ·RTL和物理层次上采用的低功耗设计方法 | 第30-34页 |
| ·本设计中提出的电源管理模块设计方案 | 第30-32页 |
| ·本系统提出的总体方案 | 第32-34页 |
| ·各种方法对功耗影响的结果统计 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第4章 微控制器系统设计 | 第37-60页 |
| ·微控制器系统平台总体设计 | 第37-43页 |
| ·系统总体设计 | 第37-39页 |
| ·OpenRisc微处理器内核 | 第39-43页 |
| ·WishBone总线开源IP核简介与相关设计 | 第43-49页 |
| ·WishBone总线简介 | 第43页 |
| ·接口与协议 | 第43-45页 |
| ·WishBone总线互联结构 | 第45-47页 |
| ·WishBone总线互联结构的验证 | 第47-49页 |
| ·存储控制器IP核简介与相关设计 | 第49-52页 |
| ·模块简介 | 第49页 |
| ·存储控制器结构 | 第49-50页 |
| ·存储控制器IP核验证 | 第50-52页 |
| ·其他外围 IP模块的简介与相关设计 | 第52-54页 |
| ·计时器 | 第52页 |
| ·UART | 第52-53页 |
| ·电源管理模块 | 第53-54页 |
| ·平台的功能验证 | 第54-57页 |
| ·处理器设计中的功能验证 | 第54-55页 |
| ·OR1200 的基本验证 | 第55-56页 |
| ·OR1200 在FPGA上的验证 | 第56-57页 |
| ·系统的性能评估 | 第57-59页 |
| ·Dhrystone测试 | 第57页 |
| ·Standford测试 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 第5章 低功耗微控制器的ASIC设计技术 | 第60-75页 |
| ·集成电路设计概述 | 第60-62页 |
| ·集成电路的类型 | 第60-61页 |
| ·FPGA系统到ASIC系统的转换设计 | 第61-62页 |
| ·芯片设计流程 | 第62-65页 |
| ·前端设计概述 | 第63页 |
| ·后端设计概述 | 第63-65页 |
| ·MCU的ASIC设计 | 第65-74页 |
| ·综合 | 第65-67页 |
| ·门级仿真 | 第67-68页 |
| ·可测性设计 | 第68-70页 |
| ·布局布线 | 第70-74页 |
| ·本章小结 | 第74-75页 |
| 结论 | 第75-76页 |
| 参考文献 | 第76-81页 |
| 致谢 | 第81页 |
