基于FPGA的中频数字接收机设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·研究背景 | 第10-11页 |
| ·国内外数字接收机的发展现状 | 第11-13页 |
| ·论文主要工作内容 | 第13-14页 |
| ·本文的结构安排 | 第14-15页 |
| 第2章 中频数字接收机的相关理论 | 第15-29页 |
| ·采样定理 | 第15-17页 |
| ·Nyquist采样定理 | 第15页 |
| ·带通采样定理 | 第15-17页 |
| ·正交变换理论 | 第17-22页 |
| ·正交变换的基本原理 | 第17-18页 |
| ·数字混频正交变换 | 第18-19页 |
| ·基于多相滤波的数字正交变换 | 第19-21页 |
| ·整数倍抽取 | 第21-22页 |
| ·数字滤波器设计 | 第22-26页 |
| ·数字滤波器理论基础 | 第22-24页 |
| ·积分梳状(CIC)滤波器 | 第24-25页 |
| ·半带滤波器 | 第25-26页 |
| ·CORDIC算法 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第3章 中频数字接收机系统方案设计 | 第29-44页 |
| ·系统实现功能及技术指标 | 第29-30页 |
| ·接收机实现功能 | 第29页 |
| ·技术指标要求 | 第29-30页 |
| ·系统方案设计框图 | 第30-31页 |
| ·技术方案设计 | 第31-37页 |
| ·数据采集 | 第31-32页 |
| ·混频、滤波方案 | 第32-33页 |
| ·相位差、S、C提取 | 第33-36页 |
| ·两路低频信号的相位差求取 | 第36-37页 |
| ·元器件的选择 | 第37-43页 |
| ·FPGA的选择 | 第37-39页 |
| ·高速ADC芯片的选择 | 第39-41页 |
| ·其他元器件的选择 | 第41-43页 |
| ·本章小结 | 第43-44页 |
| 第4章 中频数字接收机系统的实现 | 第44-68页 |
| ·系统硬件设计 | 第44-54页 |
| ·系统电源设计 | 第44-46页 |
| ·信号调理及采样 | 第46-49页 |
| ·时钟管理设计 | 第49-51页 |
| ·与分机的接口设计 | 第51-52页 |
| ·FPGA外围电路设计 | 第52-53页 |
| ·PCB设计注意事项 | 第53-54页 |
| ·系统软件设计 | 第54-67页 |
| ·QuartusⅡ软件综述 | 第54-56页 |
| ·FPGA软件设计 | 第56-57页 |
| ·时钟设计 | 第57-58页 |
| ·时钟芯片ADF4360-8的配置 | 第58-59页 |
| ·信号处理模块的设计 | 第59-65页 |
| ·低速ADC配置以及低频信号相位差求取的设计 | 第65-66页 |
| ·数据传输模块 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第5章 系统测试及结果分析 | 第68-75页 |
| ·测试内容 | 第68-69页 |
| ·功能测试内容 | 第68页 |
| ·技术指标测试内容 | 第68-69页 |
| ·测试条件及过程 | 第69-73页 |
| ·测试使用仪器和软件 | 第69页 |
| ·测试过程及结果 | 第69-73页 |
| ·测试结果分析 | 第73-74页 |
| ·本章小结 | 第74-75页 |
| 结论 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第79-80页 |
| 致谢 | 第80-81页 |
| 附录 | 第81页 |
