摘要 | 第2-3页 |
Abstract | 第3页 |
引言 | 第7-11页 |
第一章 冗余容错技术研究 | 第11-25页 |
1.1 计算机系统容错技术 | 第11-16页 |
1.1.1 硬件冗余 | 第12-15页 |
1.1.2 软件冗余 | 第15-16页 |
1.1.3 时间冗余和信息冗余 | 第16页 |
1.2 SpaceVPX容错技术研究 | 第16-20页 |
1.2.1 VPX技术发展历程 | 第16-17页 |
1.2.2 SpaceVPX冗余容错技术研究 | 第17-19页 |
1.2.3 VPX技术发展趋势 | 第19-20页 |
1.3 双模冗余热备系统关键技术研究 | 第20-23页 |
1.3.1 双机同步 | 第20-21页 |
1.3.2 故障检测 | 第21-22页 |
1.3.3 仲裁切换 | 第22-23页 |
1.4 本章小结 | 第23-25页 |
第二章 无中心裁决双模冗余热备系统的硬件与控制逻辑设计 | 第25-41页 |
2.1 硬件电路总体方案 | 第25-26页 |
2.2 CPU模块 | 第26-29页 |
2.2.1 存储器电路 | 第26-27页 |
2.2.2 调试接口及其复位电路 | 第27-28页 |
2.2.3 晶振与时钟倍频 | 第28页 |
2.2.4 系统供电电源与电源监控电路 | 第28-29页 |
2.3 SpaceWire控制器模块 | 第29-30页 |
2.4 同步通信模块 | 第30-31页 |
2.4.1 基于串口的同步通信 | 第30页 |
2.4.2 基于双端口RAM的同步通信 | 第30-31页 |
2.5 FPGA模块 | 第31-32页 |
2.6 基于FPGA的无中心裁决控制逻辑设计 | 第32-38页 |
2.6.1 无中心裁决控制逻辑设计 | 第32-34页 |
2.6.2 逻辑的设计实现 | 第34-36页 |
2.6.3 仿真结果与分析 | 第36-38页 |
2.7 系统背板的互连 | 第38-39页 |
2.8 本章小结 | 第39-41页 |
第三章 系统可靠性分析 | 第41-51页 |
3.1 可靠性基本理论研究 | 第41-46页 |
3.1.1 可靠性度量参数 | 第41-43页 |
3.1.2 可靠性评估方法 | 第43页 |
3.1.3 组合模型框图分类 | 第43-46页 |
3.2 元器件基本失效率的计算 | 第46-47页 |
3.2.1 各元器件基本失效率的计算 | 第46-47页 |
3.2.2 板级总体失效率 | 第47页 |
3.3 不同冗余方式的可靠性分析与比较 | 第47-50页 |
3.3.1 三种冗余容错系统的可靠性分析 | 第48-49页 |
3.3.2 三种冗余容错系统可靠性的比较 | 第49-50页 |
3.4 本章小结 | 第50-51页 |
第四章 双模冗余系统的软件设计与硬件调试 | 第51-61页 |
4.1 软件设计方法 | 第51页 |
4.2 系统管理模块的设计 | 第51-54页 |
4.2.1 系统初始化 | 第52页 |
4.2.2 I/O处理 | 第52-53页 |
4.2.3 双机同步通信 | 第53-54页 |
4.3 容错管理模块的设计 | 第54-56页 |
4.3.1 故障检测 | 第54-55页 |
4.3.2 比较仲裁 | 第55-56页 |
4.4 软件容错设计 | 第56-57页 |
4.4.1 软件的冗余 | 第56页 |
4.4.2 双模冗余热备系统的软件容错设计 | 第56-57页 |
4.5 硬件调试 | 第57-59页 |
4.5.1 添加调试器配置信息 | 第57-58页 |
4.5.2 目标硬件调试 | 第58-59页 |
4.5.3 调试程序的烧写 | 第59页 |
4.6 本章小结 | 第59-61页 |
第五章 系统实测与验证 | 第61-69页 |
5.1 系统介绍 | 第61-62页 |
5.1.1 无中心裁决双模冗余热备系统 | 第61页 |
5.1.2 系统主要功能与性能指标 | 第61-62页 |
5.2 板级功能测试 | 第62-64页 |
5.2.1 SRAM读写测试 | 第62-63页 |
5.2.2 FPGA编程烧写测试 | 第63页 |
5.2.3 SpaceWire通信功能与DPRAM读写测试 | 第63-64页 |
5.3 系统仲裁切换功能验证 | 第64-66页 |
5.4 本章小结 | 第66-69页 |
结论 | 第69-71页 |
参考文献 | 第71-75页 |
附录 A 元器件基本失效率计算公式 | 第75-77页 |
攻读硕士学位期间发表学术论文情况 | 第77-79页 |
致谢 | 第79-80页 |