宽带可调节模拟实时延时电路的研究与设计
| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 第1章 绪论 | 第15-33页 |
| 1.1 课题研究背景与意义 | 第15-18页 |
| 1.2 宽带实时延时电路概述 | 第18-21页 |
| 1.3 实时延时电路研究现状 | 第21-27页 |
| 1.3.1 国内外研究现状 | 第21-23页 |
| 1.3.2 实时延时单元进展情况 | 第23-26页 |
| 1.3.3 实时延时线进展情况 | 第26-27页 |
| 1.4 论文主要研究内容及创新点 | 第27-29页 |
| 1.4.1 论文主要关键技术和创新点 | 第27-28页 |
| 1.4.2 论文主要工作和章节安排 | 第28-29页 |
| 参考文献 | 第29-33页 |
| 第2章 宽带有源延时单元研究与设计 | 第33-57页 |
| 2.1 实时延时逼近方法与主要指标 | 第33-37页 |
| 2.1.1 延时时间的逼近方法 | 第33-36页 |
| 2.1.2 实时延时电路的主要指标 | 第36-37页 |
| 2.2 宽带短时延有源延时单元研究与设计 | 第37-51页 |
| 2.2.1 有源短时延电路 | 第38-40页 |
| 2.2.2 宽带设计技术 | 第40-44页 |
| 2.2.3 可调节差分有源电感设计 | 第44-50页 |
| 2.2.4 宽带短时延电路 | 第50-51页 |
| 2.3 芯片测试结果与分析 | 第51-54页 |
| 2.4 本章小结 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 第3章 宽带有源延时线电路研究与设计 | 第57-81页 |
| 3.1 有源延时线设计方法研究 | 第57-58页 |
| 3.2 带有源延时线系统分析与设计 | 第58-60页 |
| 3.3 有源延时线关键电路设计 | 第60-64页 |
| 3.3.1 粗延时单元 | 第60-63页 |
| 3.3.2 路径选择放大开关和电压-电流转换开关 | 第63-64页 |
| 3.4 校准环路设计 | 第64-74页 |
| 3.4.1 延时锁定环关键电路设计 | 第64-68页 |
| 3.4.2 延时锁定环系统建模与行为级仿真 | 第68-74页 |
| 3.5 测试结果与分析 | 第74-79页 |
| 3.6 本章小结 | 第79页 |
| 参考文献 | 第79-81页 |
| 第4章 宽带无源延时线电路设计与实现 | 第81-101页 |
| 4.1 宽带无源延时线 | 第81-83页 |
| 4.2 宽带无源延时线关键电路 | 第83-94页 |
| 4.2.1 有源开关电路研究与设计 | 第83-85页 |
| 4.2.2 增益稳定性方法设计 | 第85-86页 |
| 4.2.3 尺寸比例放大技术和阻抗匹配 | 第86-87页 |
| 4.2.4 互连线电感设计和建模 | 第87-94页 |
| 4.3 芯片测试结果与分析 | 第94-98页 |
| 4.4 本章小结 | 第98页 |
| 参考文献 | 第98-101页 |
| 第5章 阵列延时测试模型建立 | 第101-113页 |
| 5.1 阵列延时测试模型原理 | 第101-102页 |
| 5.2 阵列信号控制设计实现 | 第102-104页 |
| 5.2.1 单芯片延时电路阵列测试实现 | 第102-103页 |
| 5.2.2 多芯片级联延时线电路阵列测试实现 | 第103-104页 |
| 5.3 实验测试与分析 | 第104-111页 |
| 5.3.1 单芯片延时电路阵列测试 | 第104-108页 |
| 5.3.2 多芯片级联延时线电路阵列测试 | 第108-111页 |
| 5.4 本章小结 | 第111页 |
| 参考文献 | 第111-113页 |
| 第6章 总结和展望 | 第113-115页 |
| 6.1 论文工作的总结 | 第113-114页 |
| 6.2 进一步的工作 | 第114-115页 |
| 攻读博士学位期间科研成果 | 第115-117页 |
| 攻读博士学位期间已发表论文目录 | 第115页 |
| 攻读博士学位期间申请专利目录 | 第115页 |
| 参加的科研项目 | 第115-117页 |
| 致谢 | 第117页 |
