摘要 | 第9-11页 |
Abstract | 第11-12页 |
1 引言 | 第13-22页 |
1.1 研究背景 | 第13-14页 |
1.2 国内外研究现状 | 第14-19页 |
1.2.1 国外研究现状 | 第14-18页 |
1.2.2 国内研究现状 | 第18-19页 |
1.3 研究内容 | 第19-21页 |
1.4 论文主要内容及结构 | 第21-22页 |
2 演化硬件 | 第22-42页 |
2.1 演化硬件原理 | 第22-23页 |
2.2 演化计算 | 第23-32页 |
2.2.1 演化算法 | 第24-26页 |
2.2.2 演化算法主要类型 | 第26-32页 |
2.3 可编程器件 | 第32-35页 |
2.3.1 Xilinx Virtex系列芯片架构 | 第33页 |
2.3.2 基于FPGA数字演化硬件模型 | 第33-35页 |
2.4 演化硬件分类 | 第35-36页 |
2.5 自适应系统架构 | 第36-41页 |
2.6 本章小结 | 第41-42页 |
3 数字电路演化设计 | 第42-67页 |
3.1 数字电路演化设计 | 第42-45页 |
3.1.1 数字电路概述 | 第42-44页 |
3.1.2 数字演化硬件设计流程 | 第44-45页 |
3.2 数字电路演化设计实现 | 第45-60页 |
3.2.1 编码方案 | 第45-49页 |
3.2.2 电路架构 | 第49-52页 |
3.2.3 两阶段变异演化策略 | 第52-54页 |
3.2.4 适应值评估方案 | 第54-55页 |
3.2.5 TMES算法框架 | 第55-56页 |
3.2.6 实验结果 | 第56-60页 |
3.3 交互式策略 | 第60-66页 |
3.3.1 提出问题 | 第60页 |
3.3.2 ITMES演化算法 | 第60-62页 |
3.3.3 实验结果 | 第62-64页 |
3.3.4 分析与结论 | 第64-66页 |
3.4 本章小结 | 第66-67页 |
4 演化硬件模块化设计研究 | 第67-84页 |
4.1 可扩展性问题 | 第67-70页 |
4.1.1 可扩展问题描述 | 第67-68页 |
4.1.2 解决方案 | 第68-70页 |
4.2 模块化设计 | 第70-74页 |
4.2.1 模块化设计 | 第70-73页 |
4.2.2 提出问题 | 第73-74页 |
4.3 基于发育机制的模块化设计 | 第74-83页 |
4.3.1 细胞自动机 | 第74-75页 |
4.3.2 电路架构 | 第75-76页 |
4.3.3 基于规则发育机制的模块化设计 | 第76-78页 |
4.3.4 算法设计 | 第78页 |
4.3.5 实验结果与分析 | 第78-83页 |
4.4 本章小结 | 第83-84页 |
5 基于异构冗余的容错架构研究 | 第84-101页 |
5.1 容错技术 | 第84-86页 |
5.2 容错系统架构设计 | 第86-90页 |
5.2.1 三模冗余容错 | 第86-88页 |
5.2.2 可重构容错架构设计 | 第88-90页 |
5.3 基于交互式策略的异构度评估 | 第90-96页 |
5.3.1 异构度评估 | 第90-91页 |
5.3.2 交互式演化计算 | 第91-93页 |
5.3.3 算法设计 | 第93页 |
5.3.4 实验结果及分析 | 第93-96页 |
5.4 多目标评估 | 第96-100页 |
5.4.1 pareto前沿 | 第97-98页 |
5.4.2 算法设计 | 第98-99页 |
5.4.3 实验结果 | 第99-100页 |
5.5 本章小结 | 第100-101页 |
6 自适应系统设计 | 第101-111页 |
6.1 自适应系统 | 第101-102页 |
6.2 基于FPGA的演化自适应系统实现架构 | 第102-108页 |
6.2.1 执行部件 | 第103-106页 |
6.2.2 监控机制 | 第106-107页 |
6.2.3 适应引擎 | 第107-108页 |
6.3 实验结果与分析 | 第108-110页 |
6.4 本章小结 | 第110-111页 |
7 总结与展望 | 第111-113页 |
7.1 本文总结 | 第111-112页 |
7.2 工作展望 | 第112-113页 |
参考文献 | 第113-123页 |
攻读博士学位期间发表的科研成果 | 第123-124页 |
致谢 | 第124页 |