| 致谢 | 第5-6页 |
| 摘要 | 第6-8页 |
| Abstract | 第8-9页 |
| 1 绪论 | 第18-36页 |
| 1.1 课题背景 | 第19-21页 |
| 1.2 研究现状 | 第21-30页 |
| 1.2.1 Hadoop性能优化 | 第21-24页 |
| 1.2.2 新型存储与近数据处理 | 第24-28页 |
| 1.2.3 神经网络加速架构 | 第28-30页 |
| 1.3 本文解决的关键问题 | 第30-31页 |
| 1.4 本文主要内容 | 第31-36页 |
| 2 大数据处理架构和其应用概述 | 第36-56页 |
| 2.1 大数据处理关键技术 | 第37-40页 |
| 2.2 大数据处理系统的交通安防应用 | 第40-47页 |
| 2.2.1 数据存储和导入设计 | 第41-44页 |
| 2.2.2 HBase二级索引 | 第44-45页 |
| 2.2.3 数据分析流程 | 第45-47页 |
| 2.2.4 应用入口和用户交互 | 第47页 |
| 2.3 原型平台 | 第47-48页 |
| 2.4 功能展示 | 第48-51页 |
| 2.4.1 数据导入 | 第48-49页 |
| 2.4.2 数据检索 | 第49-50页 |
| 2.4.3 业务举例 | 第50-51页 |
| 2.5 性能分析 | 第51-53页 |
| 2.5.1 MapReduce应用性能分析 | 第51-53页 |
| 2.5.2 神经网络应用的数据移动开销 | 第53页 |
| 2.6 相关工作 | 第53-55页 |
| 2.7 本章小结 | 第55-56页 |
| 3 基于性能建模的Hadoop配置参数调优 | 第56-84页 |
| 3.1 研究背景和动机 | 第57-63页 |
| 3.1.1 MapReduce和YARN | 第57-61页 |
| 3.1.2 现有研究工作的不足 | 第61-62页 |
| 3.1.3 研究动机 | 第62-63页 |
| 3.2 基于集成学习的MapReduce性能建模 | 第63-68页 |
| 3.3 基于元启发式方法的Hadoop配置参数优化 | 第68-71页 |
| 3.4 实验方法 | 第71-74页 |
| 3.4.1 实验环境 | 第71-72页 |
| 3.4.2 评价方法 | 第72-74页 |
| 3.5 实验分析 | 第74-82页 |
| 3.5.1 性能采集工具开销分析 | 第75页 |
| 3.5.2 子模型预测效果 | 第75-76页 |
| 3.5.3 性能模型预测效果 | 第76-77页 |
| 3.5.4 性能模型稳定性 | 第77-79页 |
| 3.5.5 性能优化效果 | 第79-80页 |
| 3.5.6 运行效率分析 | 第80-82页 |
| 3.6 相关工作 | 第82-83页 |
| 3.7 本章小结 | 第83-84页 |
| 4 基于动态任务迁移的近数据处理 | 第84-110页 |
| 4.1 研究背景和动机 | 第85-87页 |
| 4.1.1 MapReduce处理模型 | 第85-86页 |
| 4.1.2 3D存储 | 第86页 |
| 4.1.3 研究动机 | 第86-87页 |
| 4.2 动态任务迁移 | 第87-94页 |
| 4.2.1 MapReduce框架与任务解耦 | 第87-91页 |
| 4.2.2 任务迁移机制 | 第91-94页 |
| 4.3 近数据处理模块 | 第94-96页 |
| 4.4 实验方法 | 第96-99页 |
| 4.5 实验分析 | 第99-107页 |
| 4.5.1 近数据处理器工作频率 | 第99-100页 |
| 4.5.2 转换查找表大小 | 第100-101页 |
| 4.5.3 数据访问优化 | 第101-103页 |
| 4.5.4 数据访问分布 | 第103页 |
| 4.5.5 能耗 | 第103-104页 |
| 4.5.6 性能对比 | 第104-106页 |
| 4.5.7 扩展性 | 第106-107页 |
| 4.6 相关工作 | 第107-109页 |
| 4.7 本章小结 | 第109-110页 |
| 5 基于忆阻器的卷积神经网络加速 | 第110-140页 |
| 5.1 研究背景 | 第111-117页 |
| 5.1.1 忆阻器 | 第111-112页 |
| 5.1.2 卷积神经网络 | 第112-117页 |
| 5.2 存算一体加速模块 | 第117-122页 |
| 5.3 卷积神经网络映射 | 第122-126页 |
| 5.4 加速模块的流水处理 | 第126-128页 |
| 5.5 实验方法 | 第128-130页 |
| 5.6 实验分析 | 第130-136页 |
| 5.6.1 计算阵列结构 | 第130-131页 |
| 5.6.2 计算单元的输出并行度 | 第131-132页 |
| 5.6.3 加速模块性能 | 第132-134页 |
| 5.6.4 功耗和能效 | 第134-135页 |
| 5.6.5 面积开销 | 第135-136页 |
| 5.7 相关工作 | 第136-138页 |
| 5.8 本章小结 | 第138-140页 |
| 总结与展望 | 第140-142页 |
| 参考文献 | 第142-159页 |
| 作者攻读博士学位期间的主要研究成果 | 第159页 |
| 作者攻读博士学位期间参与的科研工作 | 第159页 |