高性能SDXC卡主控制器设计与软件验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 选题来源及背景介绍 | 第9-10页 |
| 1.2 SD卡发展概况介绍 | 第10-12页 |
| 1.3 选题目的及价值介绍 | 第12页 |
| 1.4 论文主要工作介绍 | 第12-13页 |
| 1.5 论文结构安排 | 第13-15页 |
| 第二章 SDXC卡规范介绍 | 第15-47页 |
| 2.1 SDXC卡引脚及时序介绍 | 第15-20页 |
| 2.2 卡内部结构及操作流程介绍 | 第20-23页 |
| 2.2.1 卡的内部寄存器介绍 | 第20-22页 |
| 2.2.2 卡内存结构介绍 | 第22-23页 |
| 2.3 卡内部状态介绍 | 第23-46页 |
| 2.3.1 卡初始化模式 | 第23-31页 |
| 2.3.1.1 Reset SDXC卡 | 第24页 |
| 2.3.1.2 卡操作电压验证 | 第24-28页 |
| 2.3.1.3 电压却换 | 第28-30页 |
| 2.3.1.4 询问RCA | 第30-31页 |
| 2.3.2 数据传输模式 | 第31-44页 |
| 2.3.2.1 数据位宽配置 | 第32页 |
| 2.3.2.2 速度模式却换 | 第32-40页 |
| 2.3.2.3 读写数据操作 | 第40-44页 |
| 2.3.3 错误类型介绍 | 第44-46页 |
| 2.3.3.1 CRC错误和非法命令 | 第44-45页 |
| 2.3.3.2 数据传输阶段的错误操作 | 第45-46页 |
| 2.4 本章小结 | 第46-47页 |
| 第三章 模块划分和功能实现 | 第47-80页 |
| 3.1 端.及时序要求 | 第48-54页 |
| 3.1.1 时钟 | 第48页 |
| 3.1.2 RGST总线 | 第48-50页 |
| 3.1.3 OCP总线 | 第50-51页 |
| 3.1.4 中断信号 | 第51-53页 |
| 3.1.5 SDXC卡接.信号 | 第53-54页 |
| 3.2 卡控制器模块 | 第54-71页 |
| 3.2.1 时钟产生电路 | 第54-56页 |
| 3.2.2 控制状态电路 | 第56-71页 |
| 3.2.2.1 TxCMD状态 | 第58-62页 |
| 3.2.2.2 RxRsp状态 | 第62-66页 |
| 3.2.2.3 TxDat状态 | 第66-67页 |
| 3.2.2.4 CrdCRC状态 | 第67-69页 |
| 3.2.2.5 RxDat状态 | 第69页 |
| 3.2.2.6 TxDummy状态 | 第69-71页 |
| 3.3 DMA控制模块介绍 | 第71-78页 |
| 3.4 穿频电路模块 | 第78-79页 |
| 3.5 本章小结 | 第79-80页 |
| 第四章 低功耗设计方案与实现 | 第80-85页 |
| 4.1 多时钟设计 | 第80-81页 |
| 4.2 门控时钟设计 | 第81-84页 |
| 4.3 本章小结 | 第84-85页 |
| 第五章 性能与功耗测试分析 | 第85-100页 |
| 5.1 测试平台 | 第85页 |
| 5.2 测试用软件代码 | 第85-98页 |
| 5.3 性能测试与分析 | 第98页 |
| 5.4 功耗测试与分析 | 第98-100页 |
| 第六章 结论 | 第100-102页 |
| 6.1 本设计特色及创新点 | 第100页 |
| 6.2 下一步工作展望 | 第100-102页 |
| 致谢 | 第102-103页 |
| 参考文献 | 第103-105页 |
