| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 研究背景 | 第10-12页 |
| 1.2 国内外研究现状 | 第12-16页 |
| 1.3 研究内容 | 第16-17页 |
| 第二章 TIADC的原理及通道失配误差分析 | 第17-29页 |
| 2.1 ADC的基本原理 | 第17页 |
| 2.2 TIADC的基本原理 | 第17-20页 |
| 2.3 ADC性能参数 | 第20-24页 |
| 2.3.1 静态参数 | 第20-22页 |
| 2.3.2 动态参数 | 第22-24页 |
| 2.4 TIADC通道间失配误差模型分析 | 第24-28页 |
| 2.4.1 通道失配效应总体分析 | 第24-25页 |
| 2.4.2 失调失配误差分析 | 第25-26页 |
| 2.4.3 增益失配误差分析 | 第26-27页 |
| 2.4.4 采样时刻失配误差分析 | 第27-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第三章 时间交织后台校准算法的研究 | 第29-38页 |
| 3.1 校准算法的类型 | 第29-30页 |
| 3.1.1 前台校准算法 | 第29页 |
| 3.1.2 后台校准算法 | 第29-30页 |
| 3.2 失调失配校准算法研究 | 第30-32页 |
| 3.2.1 前台失调失配校准算法 | 第30-31页 |
| 3.2.2 后台失调失配校准算法 | 第31-32页 |
| 3.3 增益失配校准算法研究 | 第32-33页 |
| 3.3.1 前台增益失配校准算法 | 第32页 |
| 3.3.2 后台增益失配校准算法 | 第32-33页 |
| 3.4 单一前置SHA结构 | 第33-34页 |
| 3.5 基于自适应后台校准算法 | 第34-35页 |
| 3.6 LMS-FIR及内插滤波的校正算法 | 第35-36页 |
| 3.7 分组采样校准算法 | 第36-37页 |
| 3.8 本章小结 | 第37-38页 |
| 第四章 基于累加统计时间交织ADC通道失配算法研究 | 第38-44页 |
| 4.1 校准算法的思想及原理 | 第38-39页 |
| 4.2 失调失配误差提取算法 | 第39-40页 |
| 4.3 增益失配提取算法 | 第40-41页 |
| 4.4 采样时间失配校准算法 | 第41-43页 |
| 4.5 本章小结 | 第43-44页 |
| 第五章 4GSPS 12BIT四通道TIADC校准关键电路设计 | 第44-55页 |
| 5.1 应用于校准反馈DAC电路设计 | 第44-51页 |
| 5.1.1 DAC的整体架构 | 第44-45页 |
| 5.1.2 电流源及开关电源设计 | 第45-46页 |
| 5.1.3 DAC译码电路设计 | 第46-49页 |
| 5.1.4 DAC版图布局设计 | 第49-50页 |
| 5.1.5 DAC电路性能仿真结果 | 第50-51页 |
| 5.2 增益失配误差补偿电路 | 第51-52页 |
| 5.3 采样时钟失配和失调失配误差补偿电路 | 第52-53页 |
| 5.4 本章小结 | 第53-55页 |
| 第六章 校准算法的电路设计与仿真 | 第55-64页 |
| 6.1 算法RTL级硬件功能实现及数字版图综合 | 第55-60页 |
| 6.2 校准算法的数模混合仿真和验证 | 第60-63页 |
| 6.3 本章小结 | 第63-64页 |
| 第七章 总结与展望 | 第64-66页 |
| 7.1 主要结论 | 第64-65页 |
| 7.2 研究展望 | 第65-66页 |
| 参考文献 | 第66-70页 |
| 在学期间的研究成果 | 第70-71页 |
| 致谢 | 第71页 |