| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 第一章 绪论 | 第8-16页 |
| 1.1 CMOS图像传感器 | 第8-12页 |
| 1.1.1 概念 | 第8-9页 |
| 1.1.2 发展过程 | 第9-12页 |
| 1.1.3 研究现状与前景 | 第12页 |
| 1.2 CMOS图像传感器与CCD图像传感器性能比较 | 第12-14页 |
| 1.3 课题的设计背景与任务 | 第14-15页 |
| 1.4 本文结构 | 第15-16页 |
| 第二章 四管CMOS图像传感器像素的夹断电压研究 | 第16-33页 |
| 2.1 CMOS图像传感器的噪声 | 第16-20页 |
| 2.1.1 概述 | 第16-19页 |
| 2.1.2 光散粒噪声与信号的关系 | 第19-20页 |
| 2.2 4T像素结构及工作原理 | 第20-22页 |
| 2.3 钳位二极管（PPD） | 第22-27页 |
| 2.3.1 PPD结构的引进 | 第22-24页 |
| 2.3.2 PPD结构的研究 | 第24-25页 |
| 2.3.3 夹断电压（Pinch-off voltage） | 第25-27页 |
| 2.4 测试原理和方法 | 第27-29页 |
| 2.5 测试系统及结果 | 第29-32页 |
| 2.6 本章小结 | 第32-33页 |
| 第三章 4T有源像素图像拖影的理论分析与模型研究 | 第33-40页 |
| 3.1 图像拖影机制 | 第33-37页 |
| 3.1.1 概念 | 第33-34页 |
| 3.1.2 CCD图像传感器中的图像拖影 | 第34-35页 |
| 3.1.3 CMOS图像传感器中的图像拖影 | 第35-37页 |
| 3.2 CMOS-4T有源像素图像拖影的理论模型 | 第37-39页 |
| 3.3 本章小结 | 第39-40页 |
| 第四章 CMOS图像传感器中4T像素图像拖影仿真优化结果 | 第40-66页 |
| 4.1 工艺及器件仿真工具ISE-TCAD | 第40-55页 |
| 4.1.1 工艺仿真工具DIOS | 第42-45页 |
| 4.1.2 器件描述工具MDRAW | 第45-48页 |
| 4.1.3 器件仿真工具DESSIS | 第48-55页 |
| 4.2 图像拖影的仿真结果与分析 | 第55-64页 |
| 4.2.1 传输管MTG沟道阈值电压掺杂优化 | 第56-58页 |
| 4.2.2 钳位光电二极管PPD n型区掺杂优化 | 第58-61页 |
| 4.2.3 传输管MTG工作电压优化 | 第61-64页 |
| 4.3 优化结果 | 第64页 |
| 4.4 本章小结 | 第64-66页 |
| 第五章 总结与展望 | 第66-68页 |
| 5.1 PPD夹断电压测试总结 | 第66页 |
| 5.2 图像拖影仿真与优化总结 | 第66页 |
| 5.3 未来的工作 | 第66-67页 |
| 5.4 全文总结 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 发表论文和参加科研情况说明 | 第71-72页 |
| 致谢 | 第72页 |
