3D堆叠DRAM Cache的建模以及功耗优化关键技术研究
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 课题背景 | 第10-14页 |
| 1.1.1 课题来源 | 第10页 |
| 1.1.2 3D堆叠技术简介 | 第10-12页 |
| 1.1.3 存储系统面临的挑战 | 第12-13页 |
| 1.1.4 DRAM cache简介 | 第13-14页 |
| 1.2 课题意义 | 第14-16页 |
| 1.2.1 新的存储结构探索 | 第14-15页 |
| 1.2.2 功耗管理方面的挑战 | 第15-16页 |
| 1.3 本文的主要工作及贡献 | 第16-17页 |
| 1.4 本文的组织结构 | 第17-18页 |
| 第二章 相关工作 | 第18-30页 |
| 2.1 最后一级大容量Cache的相关研究 | 第18-19页 |
| 2.2 DRAM CMOS功耗的主要来源 | 第19-20页 |
| 2.2.1 动态功耗 | 第19-20页 |
| 2.2.2 静态功耗 | 第20页 |
| 2.3 功耗管理的主要方法 | 第20-23页 |
| 2.3.1 动态功耗管理方法 | 第20-22页 |
| 2.3.2 静态功耗管理方法 | 第22-23页 |
| 2.4 DRAM Cache功耗管理方法 | 第23-30页 |
| 2.4.1 功耗管理方法的分类 | 第23-26页 |
| 2.4.2 功耗管理方法 | 第26-30页 |
| 第三章 3D DRAM Cache模拟平台的构建 | 第30-37页 |
| 3.1 3D DRAM模拟器的结构 | 第30-33页 |
| 3.1.1 Alloy Cache结构 | 第30-31页 |
| 3.1.2 DRAM Cache的实现 | 第31-33页 |
| 3.1.3 DRAM Cache的验证 | 第33页 |
| 3.2 功耗与性能参数的提取 | 第33-34页 |
| 3.3 系统参数比较 | 第34-35页 |
| 3.3.1 基线系统 | 第34-35页 |
| 3.3.2 3D堆叠系统 | 第35页 |
| 3.4 本章小结 | 第35-37页 |
| 第四章 功耗优化 | 第37-47页 |
| 4.1 访问模式分析 | 第37-39页 |
| 4.2 K-means分簇 | 第39-40页 |
| 4.3 数据转移的实现 | 第40-41页 |
| 4.4 重映射策略 | 第41-42页 |
| 4.5 阵列的关断 | 第42-44页 |
| 4.5.1 DRAM Cache两种模式 | 第42-43页 |
| 4.5.2 bank关断的实现 | 第43-44页 |
| 4.6 实现开销 | 第44-45页 |
| 4.7 本章小结 | 第45-47页 |
| 第五章 实验结果及其分析 | 第47-55页 |
| 5.1 全系统的模拟平台 | 第47-50页 |
| 5.1.1 系统配置 | 第47-48页 |
| 5.1.2 系统测试集 | 第48-49页 |
| 5.1.3 实验参数的提取 | 第49-50页 |
| 5.2 3D DRAM Cache性能分析 | 第50-52页 |
| 5.2.1 基线平台与三维堆叠平台的性能比较 | 第50-51页 |
| 5.2.2 基线平台与三维堆叠平台的功耗比较 | 第51-52页 |
| 5.3 功耗管理的结果 | 第52-54页 |
| 5.3.1 性能优化 | 第52-53页 |
| 5.3.2 功耗优化 | 第53-54页 |
| 5.4 本章小结 | 第54-55页 |
| 第六章 结束语 | 第55-57页 |
| 6.1 工作总结 | 第55页 |
| 6.2 研究展望 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-68页 |
| 作者在学期间取得的学术成果 | 第68页 |
