高性能微处理器浮点乘加单元的研究
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 研究背景 | 第11-12页 |
| 1.2 浮点乘加单元研究现状 | 第12-14页 |
| 1.3 主要工作和创新点 | 第14-15页 |
| 1.4 论文的组织结构 | 第15-17页 |
| 第二章 浮点乘加单元的设计基础 | 第17-22页 |
| 2.1 IEEE-754 浮点数格式及表示方法 | 第17-19页 |
| 2.1.1 IEEE-754 标准浮点数基本格式 | 第17页 |
| 2.1.2 IEEE-754 标准浮点数表示方法 | 第17-19页 |
| 2.2 浮点乘法运算 | 第19-20页 |
| 2.2.1 浮点乘法的实现过程 | 第19页 |
| 2.2.2 Booth编码的实现 | 第19-20页 |
| 2.3 浮点加法运算 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第三章 浮点融合乘加单元的设计与实现 | 第22-36页 |
| 3.1 FMA单元的实现模型 | 第22-28页 |
| 3.1.1 FMA基本思想 | 第22-23页 |
| 3.1.2 FMA总体架构 | 第23-27页 |
| 3.1.3 FMA处理流程 | 第27-28页 |
| 3.2 FMA中前导零预测器的设计 | 第28-31页 |
| 3.2.1 前导零预测 | 第29页 |
| 3.2.2 前导零检测模块 | 第29-30页 |
| 3.2.3 误差检测修正逻辑 | 第30-31页 |
| 3.3 FMA中加法器的设计 | 第31-34页 |
| 3.3.1 加法器介绍 | 第32-33页 |
| 3.3.2 循环进位加法器的实现 | 第33-34页 |
| 3.4 本章小结 | 第34-36页 |
| 第四章 分离乘加单元的设计与实现 | 第36-48页 |
| 4.1 SPFMA的实现模型 | 第36-38页 |
| 4.1.1 SPFMA的基本思想 | 第36页 |
| 4.1.2 SPFMA总体架构 | 第36-37页 |
| 4.1.3 SPFMA的处理流程 | 第37-38页 |
| 4.2 SPFMA单元中浮点乘法器的设计 | 第38-43页 |
| 4.2.1 浮点乘法器的总体设计 | 第38-40页 |
| 4.2.2 浮点乘法器流水线实现 | 第40-43页 |
| 4.3 分离浮点乘加单元中浮点加法器的设计 | 第43-47页 |
| 4.3.1 浮点加法器的总体设计 | 第43-46页 |
| 4.3.2 浮点加法器流水线实现 | 第46-47页 |
| 4.4 本章小结 | 第47-48页 |
| 第五章 浮点乘加单元的验证与综合结果 | 第48-58页 |
| 5.1 验证方法介绍 | 第48-53页 |
| 5.1.1 模拟验证 | 第48-50页 |
| 5.1.2 形式化验证 | 第50-53页 |
| 5.2 浮点乘加单元的验证 | 第53-55页 |
| 5.3 综合与结果分析 | 第55-56页 |
| 5.4 本章小结 | 第56-58页 |
| 第六章 结束语 | 第58-60页 |
| 6.1 本文总结 | 第58-59页 |
| 6.2 工作展望 | 第59-60页 |
| 致谢 | 第60-62页 |
| 参考文献 | 第62-65页 |
| 作者在学期间取得的学术成果 | 第65页 |
